邹巧云
- 作品数：10 被引量：15H指数：3
- 供职机构：中国电子科技集团第五十八研究所更多>>
- 相关领域：电子电信更多>>
- 基于三模冗余结构的自刷新寄存器设计被引量：2
- 2014年
- 设计了一种带自刷新功能的寄存器,该寄存器采用两级数据锁存结构,在第二级锁存结构中设计了一个选择电路。该选择电路采用三选二机制,用于三模冗余结构中取代常用寄存器,选择数据来自三模冗余结构的三路输出。有两路值相同,输出结果为该值,用于修正寄存器的输出值。在0.13μm工艺条件下用此结构设计的寄存器,面积为32.4μm×8.4μm,动态功耗0.072μW·MHz-1,建立时间0.1 ns,保持时间0.08 ns。该结构用于三模冗余结构中,可有效防止单粒子翻转效应(Single Event Upset,SEU)的发生。测试结果表明采用该结构的寄存器组成的存储单元三模冗余加固结构,在时钟频率1 GHz时,单粒子翻转错误率小于10-5。
- 陈钟鹏邹巧云施斌友万书芹
- 关键词：单粒子效应寄存器辐照效应辐照加固
- 晶圆针测针痕异常问题分析和改善方法
- 2018年
- 介绍了集成电路晶圆针测经常出现的两种针痕异常问题。针对异常问题发生的原因、对测试的影响进行了探讨，并提出了针对这几种异常问题的改善方法。通过从人、机、料、法等方面采取措施来控制异常问题的发生，从而确保晶圆测试的良品率，并提高产品测试结果的准确性、可靠性和可信度。
- 王菲裴仁国黄芝花邹巧云
- 协同分析在集成电路失效定位中的应用探讨被引量：4
- 2017年
- 随着集成电路规模和制造工艺的发展,对失效电路进行失效点定位的难度也越来越大,单独依靠一种分析方法很难实现失效点定位。利用先进分析仪器设备,采用多种方法协同分析,成为针对大规模集成电路失效定位分析的必然选择。从有效实现失效定位为出发点,根据失效分析的标准和流程,将定位分析过程和设备仪器划分成三个层次,结合在各分析阶段发现的失效案例,说明多种分析方式协同使用可以实现大规模集成电路失效点的快速、准确定位,分析过程中获取的信息可以为后续的失效机理和失效原因分析提供可靠依据。
- 虞勇坚邹巧云吕栋陆坚
- 关键词：集成电路协同分析
- 军用裸芯片KGD筛选方法探讨被引量：3
- 2018年
- 军用SIP、MCM、混合IC等先进封装产品对裸芯片的需求日益增大,选用通过可靠性筛选后的KGD是确保最终产品成品率和可靠性的有效保障。基于现有的国内外标准、检测设备和检验环境,针对KGD获取方式中的分立形态裸芯片,通过对单个芯片进行临时夹具装载/卸载,开展电老炼和三温测试,建立分立裸芯片的KGD筛选方法和环境控制方法,使筛选后的裸芯片在技术指标和可靠性指标上达到封装成品的等级要求。对筛选后的合格产品进行可靠性验证,证明提出的KGD筛选方法可以获得满足用户使用要求的KGD产品。
- 虞勇坚吕栋邹巧云冯佳陆坚
- 关键词：裸芯片分立KGD
- 晶圆级传输线脉冲测试方法
- 2015年
- 随着晶圆测试技术的发展,晶圆级传输线脉冲(TLP)测试逐渐由封装级向晶圆级转移,晶圆级TLP测试的出现不仅降低了设计成本,同时大大缩短了ESD保护结构的评价周期。针对晶圆级TLP测试方法尚无标准可依的现实情况,结合理论推导过程,从线路搭建、设备校准、结果确认等关键点探索可行而有效的晶圆级TLP测试方法。
- 邹巧云姜汝栋
- 关键词：传输线脉冲
- 集成电路真伪辨识方法被引量：4
- 2018年
- 随着电子产品的高度集成化,电子元器件不断更新换代,旧版本的集成电路逐步停产,加上国外公司的禁运等多种因素的影响,翻新、假冒和伪劣的集成电路越来越多,给电子产品和军用装备的可靠性带来很大的风险。按照从简单到复杂、从外部到内部、从非破坏性到破坏性的顺序介绍了几种辨识假冒伪劣集成电路的方法,通过检查集成电路的外部标识、引线、表面状况以及内部工艺,配合二筛的环境适应性试验及电性能测试,可以有效判断是否为假冒伪劣集成电路。
- 吕栋虞勇坚邹巧云
- 关键词：集成电路
- 一种军用集成电路序列号测试读取装置
- 本实用新型公开了一种军用集成电路序列号测试读取装置，涉及集成电路测试领域，包括推车和相机，所述推车的上表面右端固定连接有转向机构，所述转向机构上活动安装有转向销，所述转向销的上端固定连接有套筒支架，所述套筒支架的末端固定...
- 唐震朱涛戴莹邹巧云黄诚
- 文献传递
- 0.6μm SOI NMOS器件ESD性能分析及应用
- 2011年
- ESD设计是SOI电路设计技术的主要挑战之一,文章介绍了基于部分耗尽0.6μm SOI工艺所制备的常规SOI NMOS器件的ESD性能,以及采用改进方法后的SOI NMOS器件的优良ESD性能。通过采用100ns脉冲宽度的TLP设备对所设计的SOI NMOS器件的ESD性能进行分析,结果表明:SOI NMOS器件不适合直接作为主要器件承担SOI电路的ESD保护作用,但通过采用工艺优化、设计结构改进等方法优化后,可以作为SOI输出缓冲器或电源与地之间ESD主要保护器件使用,承担SOI电路ESD保护的重要作用。
- 罗静胡永强周毅邹巧云陈嘉鹏
- 关键词：静电放电GGNMOS
