您的位置: 专家智库 > >

顾大晔

作品数:13 被引量:16H指数:2
供职机构:中国电子科技集团公司第三十八研究所更多>>
发文基金:国家科技重大专项更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 7篇期刊文章
  • 5篇专利
  • 1篇科技成果

领域

  • 7篇自动化与计算...
  • 4篇电子电信

主题

  • 3篇转换器
  • 3篇总线
  • 2篇导航
  • 2篇电路
  • 2篇电路装置
  • 2篇选择器
  • 2篇运算电路
  • 2篇数据拼接
  • 2篇总线时序
  • 2篇模数转换
  • 2篇模数转换器
  • 2篇接口协议
  • 2篇控制器
  • 2篇雷达
  • 2篇交叉开关
  • 2篇高速模数转换...
  • 2篇高速总线
  • 2篇比较器
  • 2篇比较器电路
  • 2篇DMA控制器

机构

  • 13篇中国电子科技...

作者

  • 13篇顾大晔
  • 3篇贾光帅
  • 3篇许聪
  • 2篇黄光红
  • 2篇龚晓华
  • 2篇林广栋
  • 2篇胡孔阳
  • 2篇韩琼磊
  • 2篇朱家兵
  • 2篇蔡佳楠
  • 2篇陆俊峰
  • 1篇史鸿声
  • 1篇李波
  • 1篇刘丽
  • 1篇刘张林
  • 1篇郭二辉
  • 1篇范明意
  • 1篇汪灏
  • 1篇洪一
  • 1篇李寅寅

传媒

  • 3篇中国集成电路
  • 2篇微电子学与计...
  • 1篇电脑知识与技...
  • 1篇雷达科学与技...

年份

  • 2篇2022
  • 1篇2021
  • 2篇2020
  • 2篇2018
  • 3篇2016
  • 3篇2015
13 条 记 录,以下是 1-10
排序方式:
基于高速模数转换器接口协议的流式DMA控制器
本发明涉及一种基于高速模数转换器接口协议的流式DMA控制器,包括:发送通道,用于解析总线时序,将总线上的数据按照配置的传输模式和同步方式进行数据拼接,转换成对应多通道的数据流,并实时的发送给JESD204B协议控制器;公...
顾大晔许聪贾光帅
基于“魂芯一号”的自适应截位浮点乘法实现被引量:3
2015年
针对雷达信号处理中的高精度浮点矩阵运算的需求,设计了一种自适应截位的复数矩阵乘法的新算法,将浮点数据按照指定规则转化为定点格式,从而最大程度地保留计算精度,满足高精度算法的需求,并在国产高性能处理器——"魂芯一号"上编程实现。同时,将新算法分别与"魂芯一号"浮点算法、TS201浮点算法进行对比,新算法从精度和误差分布上都有明显优势,说明新算法是有效可行的,最终在某型号雷达上使用。
贾光帅洪一刘小明顾大晔
关键词:雷达
雷达收发一体化控制单元设计与实现
2020年
针对全数字相控阵雷达的收发需求,本文设计开发了一种可配置的一体化控制单元。该一体化控制单元针对收发模块通道控制进行定制化开发,并基于Synopsys工具、Altera FPGA搭建设计仿真及原型验证平台,仿真及FPGA验证结果均表明,该单元可配置实现收发模块波形控制、开关信号、同步等功能,将该单元集成在DSP中,有助于提高雷达前端的集成度和软件化水平,为构建全软件化雷达奠定坚实的基础。
许聪刘小明顾大晔
关键词:雷达数字阵列FPGA原型验证
一种深度学习模型中最大池化层运算电路装置
一种深度学习模型中最大池化层运算电路装置,其中输入特征图SRAM阵列用于存放深度学习模型最大池化层的输入特征图;输出特征图SRAM阵列用于存放输出特征图;输入交叉开关把从输入特征图SRAM阵列读取的输入特征图传送给最大池...
林广栋张笑顾大晔陆俊峰黄光红
基于高速模数转换器接口协议的流式DMA控制器
本发明涉及一种基于高速模数转换器接口协议的流式DMA控制器,包括:发送通道,用于解析总线时序,将总线上的数据按照配置的传输模式和同步方式进行数据拼接,转换成对应多通道的数据流,并实时的发送给JESD204B协议控制器;公...
顾大晔许聪贾光帅
文献传递
一种SerDes集成与复用方法被引量:1
2016年
本文首先介绍了Cadence公司的SalvoPlus多协议SerDes的硬件结构与接口特性,SalvoPlus多协议SerDes PHY支持包括PCIe、SRIO、Ethernet、JESD204B在内的多种协议,其次介绍了SerDes与片上控制器进行系统集成的方法,最后介绍了复用多个控制器的实现方案。
胡孔阳顾大晔韩琼磊
关键词:SERDES多协议片上集成复用
JESD204B协议在FPGA/DSP中的应用研究被引量:9
2015年
JESD204B协议是针对高速数据转换器定义的高速串行协议,由于技术优势,逐渐成为高速数据转换器的接口标准。由于FPGA的硬件可编程性,以及率先推出了JESD204B IP,目前基于JESD204B协议的设计方案都是基于FPGA的。为了实现基于FPGA的方案,设计人员仍然需要进行大量的时序设计,这增加了总体开发难度。为此,本文引入了将JESD204B协议集成到DSP的设想,同时对该设想作了可行性分析,并提出了实现框架。
顾大晔
关键词:高速数据转换器
基于数据融合的GNSS系统联合定位装置及联合定位方法
本发明提供一种基于数据融合的GNSS系统联合定位装置及联合定位方法,所述联合定位装置,由天线单元、低噪声放大器单元、射频滤波器单元、频综器单元、镜像抑制混频器单元、信号处理单元、CPU和显示单元组成。所述联合定位方法,包...
朱家兵武拥军王佩生顾大晔蔡佳楠
文献传递
适用于软件无线电基带芯片验证的实时原型平台被引量:2
2020年
随着半导体芯片器件规模急剧增长,对芯片的功能验证以及场景验证提出了更多的挑战。而对于基带SOC芯片,挑战则更加显著。基带SOC芯片的设计验证涉及到大量算法、信号处理专用电路、软硬件协同、实时复杂场景等功能评估与验证。一般通用的芯片验证方法(基于测试用例的服务器离线验证以及FPGA原型验证)无法覆盖对基带芯片评估、验证以及测试的要求。针对基带芯片设计验证需求,本文设计并实现了一个基于软件无线电的通用实时原型平台,可满足不同频段、不同协议的基带芯片的算法评估、功能及场景测试需求。本文基于该通用实时原型平台,成功的对一款GPS/BD导航基带芯片进行了实时原型验证,解决了原有离线仿真不能满足的实时场景验证需求,使得基带芯片的验证环境更加贴近真实环境,从而极大的提高了芯片的成功率。
顾大晔朱家兵李寅寅蔡佳楠
关键词:软件无线电
一种低耦合翻转的数据总线编码方法
2016年
针对片上系统中数据总线功耗显著的特点,提出了一种低耦合翻转的数据总线编码方法.利用数据总线前一时刻传输的数据对当前时刻需要传输的数据进行异或编码、同或编码,并将异或编码、同或编码、反转编码及原码中耦合翻转次数最少的数据送到数据总线上进行传输,有效降低了数据总线的功耗.实验结果表明,对于常用的32bit数据总线,该编码方法可以将总线功耗降低33.06%,优于传统的CBI编码方法和E/O BI编码方法.
李泉泉顾大晔龚晓华刘小明郭二辉
关键词:数据总线片上系统
共2页<12>
聚类工具0