蒋敬旗
- 作品数：16 被引量：35H指数：4
- 供职机构：中国科学院计算技术研究所更多>>
- 发文基金：国家自然科学基金国家高技术研究发展计划国家质检总局科技计划项目更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 可测试性设计中的功耗优化技术被引量：3
- 2002年
- 降低测试期间的功耗是当前学术界和工业界新出现的一个研究领域。在可测试性设计中进行功耗优化的主要原因是数字系统在测试方式的功耗比在系统正常工作方式高很多。测试期间功耗会引发成本增加 ,可靠性降低 ,成品率下降。首先介绍低功耗测试技术中的基本概念和功耗建模方法 ,分析测试过程中功耗升高的原因 ,对已有的几种主要的降低测试功耗方法进行详细分析 。
- 蒋敬旗李文周旭范东睿
- 关键词：可测试性设计功耗优化低功耗超大规模集成电路芯片设计
- SOC测试数据的编码压缩技术被引量：8
- 2003年
- 文章介绍了一种基于测试向量集的压缩/解压缩方法,目的在于弥补SOC测试中,测试设备存储容量不足的问题,分析了三种不同的编码方案,并从压缩率和解码电路的规模对它们作了比较,得出了使用Golomb编码来进行测试向量压缩/解压缩是简单而又行之有效的方法的结论。文章还给出了一个有效的最小海明距离排序算法,大大的提高了测试数据的压缩率。
- 韩银和李晓维徐勇军蒋敬旗
- 关键词：编码压缩技术SOC哈夫曼编码游程编码系统集成技术集成电路
- 硬件描述语言Verilog的建模技术
- 2001年
- 通过对Verilog语言的层次化建模、门级建模、数据流级建模、行为建模、开关级建模等各个抽象层次的研究 ,全面阐述了Verilog的建模方法。对于理解、使用和制订我国的Verilog语言标准会有所帮助。
- 蒋敬旗胡燕翔刘明业
- 关键词：硬件描述语言VERILOG语言集成电路
- 芯片设计方法学的基础——硬件描述语言Verilog——国家标准GB/T18349-2001《集成电路/计算机硬件描述语言Verilog》介绍被引量：12
- 2002年
- 全面且系统地介绍硬件描述语言 Verilog标准的基本内容、组成及其修订要点 ;同时介绍了《硬件描述语言Verilog(第 4版 )》.
- 蒋敬旗刘明业
- 关键词：硬件描述语言VERILOG语言集成电路
- 从Verilog到VHDL的翻译器VtoV的设计与实现被引量：3
- 2001年
- 研究硬件描述语言 Verilog和 VHDL共有的语言特性 ,研制 SUN SPARC2工作站环境下的翻译系统 .在 SUN SPARC2工作站平台上使用 C++提取出了一组通用的硬件数据结构 ,可以进行代码重用 .在 SUN SPARC2工作站上设计和实现了一个从硬件描述语言 Verilog到 VHDL的翻译器 Vto V.该翻译器能够实现从 Verilog的行为子集到VHDL的转换 .
- 蒋敬旗刁岚松刘明业
- 关键词：硬件描述语言VERILOGVHDL翻译器
- 可测试性设计技术
- 2002年
- 本文阐述了测试和可测试性设计的重要性,并对故障模型进行了分析,着重强调了内建自测试技术的组成方法和设计中需要考虑的问题,同时也指出了可测试性设计中进行功耗优化的发展方向。
- 蒋敬旗
- 关键词：时序电路物理故障内建自测试功耗优化
- 可测试性设计中的功耗优化技术
- 降低测试期间的功耗是当前学术界和工业界新出现的一个研究领域.在可测试性设计中进行功耗优化的主要原因是数字系统在测试方式的功耗比在系统正常工作方式高很多.测试功耗会引发成本增加,可靠性降低,成品率下降.文中首先介绍低功耗测...
- 蒋敬旗
- 关键词：低功耗优化技术可测试性设计
- 文献传递
- 系统芯片中低功耗测试的几种方法被引量：4
- 2002年
- 在系统芯片可测试性设计中考虑功耗优化问题是当前国际上新出现的研究领域。在可测试性设计中考虑功耗的主要原因是数字电路在测试方式下的功耗比系统在正常工作方式下高很多。测试期间的功耗会引发系统成本上升,可靠性降低,成品率下降。本文介绍低功耗测试技术中的一些基本概念,对已有的几种主要的降低测试功耗方法进行分析,最后给出一种高性能微处理器的真速低功耗自测试方法。
- 蒋敬旗周旭李文范东睿
- 关键词：系统芯片低功耗集成电路测试可测试性设计
- 软硬件协同的低功耗系统设计
- 李晓维赵荣彩徐勇军韩银和骆祖莹何蓉晖刘国华范东睿陈治国蒋敬旗李华伟高光荣
- 在体系结构级，以目前国际流行参考基准，构建了超标量体系结构低功耗分析模拟环境，结合龙芯通用CPU芯片设计，完成了低功耗分析研究。在编译优化级，研究多线程低功耗的编译优化技术，针对支持多线程的两类体系结构模型，分别提出相应...
- 关键词：
- 关键词：低功耗软硬件协同系统设计技术
- 系统芯片中低功耗测试的几种方法
- 在系统芯片可测试性设计中考虑功耗优化问题是当前国际上新出现的研究领域.在可测试性设计中考虑功耗的主要原因是数字电路在测试方式下的功耗比系统在正常工作方式下高很多.测试期间的功耗会引发系统成本上升,可靠性降低,成品率下降....
- 蒋敬旗周旭李文范东睿
- 关键词：系统芯片低功耗测试数字电路
- 文献传递
