您的位置: 专家智库 > >

陆伟成

作品数:26 被引量:15H指数:3
供职机构:复旦大学更多>>
发文基金:国家自然科学基金国家重点基础研究发展计划国家教育部博士点基金更多>>
相关领域:电子电信自动化与计算机技术文化科学更多>>

文献类型

  • 14篇期刊文章
  • 12篇专利

领域

  • 12篇电子电信
  • 7篇自动化与计算...
  • 1篇文化科学

主题

  • 10篇电路
  • 7篇时钟
  • 7篇光刻
  • 6篇图案
  • 5篇集成电路
  • 4篇电子束
  • 4篇时钟布线
  • 4篇时钟树
  • 4篇全局最优
  • 4篇全局最优解
  • 4篇最优解
  • 4篇光刻工艺
  • 4篇半导体
  • 4篇半导体制造
  • 3篇时钟偏差
  • 3篇数模
  • 3篇数模混合
  • 3篇数模混合电路
  • 3篇拓扑
  • 3篇拓扑结构

机构

  • 26篇复旦大学
  • 1篇代尔夫特理工...

作者

  • 26篇陆伟成
  • 13篇曾璇
  • 8篇赵文庆
  • 8篇严昌浩
  • 6篇周海
  • 6篇付强
  • 6篇唐璞山
  • 4篇张鹏
  • 4篇杨运峰
  • 3篇方君
  • 3篇周电
  • 2篇黄植希
  • 2篇刘学欣
  • 2篇宋宇
  • 2篇陶俊
  • 2篇童家榕
  • 2篇黄惠萍
  • 2篇张业
  • 2篇魏晗一
  • 1篇施晓楠

传媒

  • 3篇复旦学报(自...
  • 3篇微电子学与计...
  • 3篇计算机辅助设...
  • 2篇计算机工程
  • 1篇计算机工程与...
  • 1篇电路与系统学...
  • 1篇微电子学

年份

  • 2篇2020
  • 1篇2017
  • 2篇2016
  • 1篇2015
  • 2篇2013
  • 1篇2012
  • 2篇2011
  • 1篇2010
  • 3篇2009
  • 4篇2008
  • 4篇2007
  • 3篇2006
26 条 记 录,以下是 1-10
排序方式:
片内偏差空间相关性的非参数化估计方法
2012年
半导体器件的片内偏差是影响芯片性能的主要因素之一,片内偏差具有空间相关性.随着工艺尺寸的持续缩小,片内偏差空间相关性日益复杂,传统方法采用的参数化方法难以正确描述相应的相关函数;同时研究发现片内偏差空间相关性在不同方向上有不同的表现,即各向异性.为提高片内偏差空间相关性建模的准确性,提出一种非参数化的估计方法,使用B样条函数作为相关函数的基函数进行拟合,并与多项式拟合的方法进行比较,实验结果显示该方法能更好地符合统计特性.
李佳宁陆伟成
关键词:各向异性多项式拟合B样条
一种建立集成电路芯片内工艺偏差的空间相关性模型的方法
本发明属集成电路领域,涉及一种建立集成电路芯片内工艺偏差的空间相关性模型的方法。采用多测试芯片最大似然估计方法,提取空间相关函数的未知参数,建立片内偏差的空间相关性模型。该方法将所有测试芯片的似然函数相乘得到一个联合似然...
曾璇陆伟成陶俊严昌浩付强
文献传递
快速动态优先搜索树的实现及其应用被引量:3
2009年
对形如([x1:x2],[-∞:y])的二维查询问题,提出一种快速的、易于实现的动态优先搜索树数据结构及其相关算法,采用只在叶节点存储数据的结构,以及在常数时间内实现旋转操作的算法。设n为数据点的个数,k为满足搜索条件的解的个数,则该动态搜索树空间复杂度为O(n),插入、删除操作的时间复杂度为O(logn),搜索复杂度为O(logn+k)。
黄惠萍陆伟成肖林甫赵文庆
一种工艺参数变化下成品率驱动的时钟偏差安排方法
本发明属于集成电路技术领域,具体为一种成品率驱动的时钟偏差安排方法。该方法的步骤包括:根据统计静态时序分析的结果建立统计时序约束图;对该约束图寻找关键环,并重新分配安全余量;然后将关键环压缩成一个超点,更新相应边的权重的...
方君陆伟成赵文庆
文献传递
基于电路裁剪的统计时钟偏差估计方法
2007年
随着集成电路特征尺寸的不断缩小,工艺偏差引起时钟偏差的不确定性,导致时钟偏差呈现出一定的统计特性。分析了哪些时钟路径可能会成为最长、最短路径,提出了一种基于电路裁剪的统计时钟偏差估计方法,可以快速估计时钟偏差的统计特性。实验结果表明,提出的算法可以在很小的精度损失下提高电路模拟的速度。
方君陆伟成赵文庆
关键词:时钟偏差
一种数模混合电路状态的波形分析方法
2009年
本文针对数模混合电路仿真波形的特点,提出一种以开关事件为基础的状态序列数据结构,有效地压缩存储空间;同时,基于这种数据结构,本文还提出一种仿真波形比较方法,该方法根据仿真波形自动检测划分电路的状态,并能在考虑一定容限范围的前提下实现波形比较,有效地提高了模拟信号以及数字信号完整性的验证效率。这种方法已成功运用到本文开发的数模混合时移波形比较软件系统中,并已在Intel技术开发(上海)公司内部推广使用。
黄植希陆伟成张鹏唐璞山曾璇
关键词:数模混合电路
基于延迟合并嵌入的带障碍的时钟树布线算法被引量:2
2008年
提出一种在带障碍情况下,基于延迟合并嵌入方法的时钟树构建算法,并在时钟树构造过程中引入了轨迹图以保证布线可以绕过障碍.该算法以已知障碍为布线约束,首先自底向上计算时钟树内部节点的可能位置,然后自顶向下确定每个节点的确切位置.实验结果表明,该算法能够正确、有效地实现有障碍存在时的时钟树布线,线长优化率超过7%.
黄惠萍陆伟成付强赵文庆
关键词:时钟布线
一种用于双成像光刻中的版图分解算法
2013年
双成像光刻技术是在集成电路制造工艺不断缩小时解决光刻后图形失真问题和提高准确度的最有效的方案之一.在双成像光刻中,需要进行版图分解,将版图中多边形分解为更简单的图形的集合.现有的多边形分解算法不适合应用于双成像光刻,会产生工艺无法接受的薄片,覆盖误差会导致图形断开,与双成像光刻中的版图分解的目标也不同.提出了一种新的版图分解算法,通过引入交叠,消除薄片的产生,同时解决由于覆盖误差引起的图形断开问题;减少分解后的矩形数目,从而减少双成像光刻中颜色分配后的冲突总数,适合用于双成像光刻技术.实验说明该算法有效.
魏晗一陆伟成
一种建立集成电路芯片内工艺偏差的空间相关性模型的方法
本发明属集成电路领域,涉及一种建立集成电路芯片内工艺偏差的空间相关性模型的方法。采用多测试芯片最大似然估计方法,提取空间相关函数的未知参数,建立片内偏差的空间相关性模型。该方法将所有测试芯片的似然函数相乘得到一个联合似然...
曾璇陆伟成陶俊严昌浩付强
基于Wiener滤波器的波形比较方法及其在最坏情况分析中的应用
2006年
提出一种基于Wiener滤波器的波形比较方法,应用于数模混合电路的最坏情况分析.该方法能考虑一定的时间容限和信号容限,自动比较电路在不同的工艺参数、电压和温度(PVT)组合下的仿真波形,通过波形形状的比较来实现电路性能验证,有效地提高了电路验证效率.此方法成功地运用到波形比较软件系统中,并已在Intel技术开发(上海)公司内部推广使用.
黄植希陆伟成张鹏唐璞山曾璇
关键词:WIENER滤波器
共3页<123>
聚类工具0