周昕杰
- 作品数：58 被引量：21H指数：2
- 供职机构：中国电子科技集团第五十八研究所更多>>
- 发文基金：国家科技重大专项江苏省自然科学基金江苏省“333工程”培养资金资助项目更多>>
- 相关领域：电子电信自动化与计算机技术核科学技术航空宇航科学技术更多>>
- 一种基于部分耗尽型SOI工艺的抗辐射MOS器件结构
- 本实用新型涉及一种基于部分耗尽型SOI工艺的抗辐射MOS器件结构，其包括SOI基板，SOI基板包括硅膜；硅膜的上部刻蚀有沟槽，沟槽内的侧壁及底部生长有第一隔离层，第一隔离层对应于位于沟槽槽底的中心区刻蚀形成生长窗口，沟槽...
- 周昕杰罗静薛忠杰于宗光
- 文献传递
- SOI/CMOS集成电路电源与地之间的ESD保护结构
- 本发明涉及一种SOI/CMOS集成电路电源与地之间的ESD保护结构，其包括SOI基板，所述SOI基板包括硅膜；所述硅膜上设置有源区，所述有源区的外圈设有隔离区；所述有源区包括第一导电类型扩散区，所述第一导电类型扩散区的外...
- 罗静薛忠杰周昕杰胡永强周毅
- 文献传递
- 0.18μm自偏置锁相环抗单粒子辐射加固技术研究被引量：2
- 2016年
- 设计了一款抗辐射自偏置锁相环(PLL),对PLL电路中关键逻辑进行单粒子效应分析,找出敏感节点,再对这些节点进行加固设计。该PLL电路用SMIC 0.18μm 1P4MCMOS工艺实现了设计。加固后的电路在中国原子能科学研究院核物理研究所,选择入射能量为206MeV、LET为37MeV·cm2/mg的72 Ge离子进行了单粒子辐射试验。PLL未发生失锁现象,能够满足航天应用的需求。
- 周昕杰郭刚沈东军史淑廷陈嘉鹏
- 关键词：锁相环
- 一种基于状态保存机制的抗单粒子锁存结构
- 本实用新型涉及一种基于状态保存机制的抗单粒子锁存结构，其包括信号延时电路及抗单粒子锁存电路；信号延时电路的延时时间大于单粒子瞬态扰动产生的最大脉冲宽度；抗单粒子锁存电路同时接收并比较外部输入信号及所述外部输入信号经过信号...
- 周昕杰薛忠杰王栋罗静徐睿周毅
- 文献传递
- 一种高温度稳定性的GaN基准电压源设计被引量：1
- 2023年
- 基于宽带隙、高饱和电子漂移速率、高击穿场强等材料特性优势,GaN高电子迁移率晶体管(HEMT)在高频大功率器件领域发展前景广阔。在集成电路中,基准电压源是为其他电路模块提供稳定参考电压的关键功能模块。基于0.5μm BCD GaN HEMT工艺,提出了一种GaN基准电压源的设计方案。Cadence Spectre仿真结果显示,该GaN基准电压源在-40~150℃范围内可实现2.04 V的稳定电压输出,温度系数为3.7×10^(-6)/℃。在室温27℃下,当电源电压由5 V增至20 V时,输出电压的线性灵敏度为0.13%/V。该GaN基准电压源具有高温度稳定性,后续可与不同的GaN基电路模块组合构成功能丰富的GaN基集成电路。
- 张黎莉邱一武殷亚楠王韬周昕杰
- 关键词：基准电压源温度稳定性
- 一种抗总剂量辐射效应的大头条形栅MOS管版图加固结构
- 本发明涉及一种抗总剂量辐射效应的大头条形栅MOS管版图加固结构，器包括半导体基板；所述半导体基板上设置有源区，所述有源区内设置对称分布的场氧区，所述场氧区通过对应的有源区隔离；所述有源区内设有栅极端，场氧区对称分布于栅极...
- 罗静王栋邹文英薛忠杰周昕杰胡永强
- 文献传递
- 一种基于部分耗尽型SOI工艺的抗辐射MOS器件结构
- 本发明涉及一种基于部分耗尽型SOI工艺的抗辐射MOS器件结构，其包括SOI基板，SOI基板包括硅膜；硅膜的上部刻蚀有沟槽，沟槽内的侧壁及底部生长有第一隔离层，第一隔离层对应于位于沟槽槽底的中心区刻蚀形成生长窗口，沟槽内通...
- 周昕杰罗静薛忠杰于宗光
- 文献传递
- 辐照下背栅偏置对部分耗尽型绝缘层上硅器件背栅效应影响及机理分析被引量：1
- 2012年
- 基于部分耗尽型绝缘层上硅(SOI)器件的能带结构,从电荷堆积机理的电场因素入手,为改善辐照条件下背栅Si/SiO_2界面的电场分布,将半导体金属氧化物(MOS)器件和平板电容模型相结合,建立了背栅偏置模型.为验证模型,利用合金烧结法将背栅引出加负偏置,对NMOS和PMOS进行辐照试验,得出:NMOS背栅接负压,可消除背栅效应对器件性能的影响,改善器件的前栅I-V特性;而PMOS背栅接负压,则会使器件的前栅I-V性能恶化.因此,在利用背栅偏置技术改善SOI/NMOS器件性能的同时,也需要考虑背栅偏置对PMOS的影响,折中选取偏置电压.该研究结果为辐照条件下部分耗尽型SOI/MOS器件背栅效应的改善提供了设计加固方案,也为宇航级集成电路设计和制造提供了理论支持.
- 周昕杰李蕾蕾周毅罗静于宗光
- 关键词：总剂量效应背栅效应
- 基于忆阻器混合CMOS的三模冗余锁存器
- 2024年
- 忆阻器的出现为后摩尔时代提供了一个全新的方案以顺应更大的集成密度。为了研究其在数字电路中的应用,发挥潜在优势,本文首先介绍了忆阻器模型及比例逻辑构成的基本逻辑电路,随后提出了基于忆阻器混合CMOS的三模冗余D锁存器。所提出的三模冗余锁存器总体结构主要分为新型忆阻D锁存器的设计和三人表决器构建两个部分,能够在减小电路面积的同时实现电路可靠性的提升,为电路级抗辐射加固技术提供了一种新的思路。
- 段鑫沛肖平旦殷亚楠周昕杰刘兴强
- 关键词：CMOS三模冗余锁存器
- 通过合金键合在背栅接负电压的SOI/MOS器件结构及制造方法
- 本发明涉及在背栅接负电压的SOI/MOS器件结构及制造方法，通过将部分耗尽型SOI/MOS器件背部衬底引出，外接负电压，从而改善辐射条件下部分耗尽型SOI/MOS器件的背栅效应。本发明的优点是：此方法不但解决了SOI/M...
- 周昕杰罗静陈嘉鹏王栋洪根深
- 文献传递
