朱嘉
- 作品数：4 被引量：6H指数：2
- 供职机构：西安电子科技大学微电子学院更多>>
- 发文基金：国家自然科学基金国家教育部博士点基金更多>>
- 相关领域：电子电信更多>>
- 低成本片上射频内建自测系统的关键参数测量被引量：1
- 2017年
- 针对芯片射频测试成本不断提高的问题,提出了一种低成本片上系统射频内建自测电路结构及其关键参数测量处理方法.此射频内建自测结构着重利用片上已有数字信号处理器、坐标旋转数字计算机和模数转换器对射频测试信号进行数字傅里叶变换,并利用低成本结构进行对数计算得到相应的信噪比.另外,该自测结构利用环回结构设计,将射频部分产生的信号用来作为测试信号而避免了外部噪声的干扰.这种射频内建自测方法已经成为一种有效的、低成本的设计方法,并用于新产品的量产.相对于以往的射频测试方法,该方法有效地减小了额外的硬件开销,在保证测试质量的情况下,降低了射频电路的测试成本.
- 朱嘉刘红侠
- 关键词：坐标旋转数字计算机信噪比
- 90nm CMOS工艺下3×V_(DD)容限静电检测电路被引量：1
- 2015年
- 提出一种90nm 1.2VCMOS工艺下只用低压器件的新型3×VDD容限的静电检测电路.该电路利用纳米工艺MOSFET的栅极泄漏特性和反馈技术来控制触发晶体管并进而开启箝位器件(可控硅整流器),同时采用多级叠加结构以承受高电压应力.在静电放电时,该电路能产生38mA的触发电流.在3×VDD电压下工作时,每个器件都处于安全电压范围,在25℃时漏电流仅为52nA.仿真结果表明,该检测电路可成功用于3×VDD容限的接口缓冲器.
- 杨兆年刘红侠朱嘉
- 关键词：检测电路静电泄放
- 无损高压缩率电路设计被引量：2
- 2019年
- 为了节省传输系统数据带宽,满足实时压缩要求,通过对Deflate算法硬件实现,设计了一种无损高压缩率电路。通过4列双哈希并行匹配,采用静态哈夫曼编码技术,发挥硬件流水结构和并行计算优势,提升了压缩速度及压缩率。该硬件电路由系统硬件描述语言设计,使用现场可编程阵列进行测试并验证,最终应用于基带追踪数据进行流片,压缩模块面积为0.022 mm2。测试数据表明:该压缩电路获得了56.68%的高平均压缩率,压缩速率提高至1039Mbit/s。该压缩模块速率及压缩率可满足基带数据追踪系统实时压缩要求。
- 朱嘉刘红侠
- 关键词：哈夫曼编码
- 90nm CMOS工艺下电压触发的ESD检测电路被引量：2
- 2015年
- 提出两种90nm 1VCMOS工艺下电压触发的静电放电检测电路.电压触发的静电检测电路避免了纳米级工艺中的MOS电容栅极漏电问题.该检测电路包含一个反馈回路,提高了检测电路的触发效率,同时增加了反馈关断机制,在芯片工作时检测电路由于某些特殊因素误触发后,仍然可以自行关断,而不会进入闩锁状态.在3V静电放电仿真时,该电路能产生28mA触发电流,以开启箝位器件来泄放静电电荷.在25℃正常电压下工作时,漏电流仅为42(45)nA.仿真结果表明,该检测电路可成功用于纳米级CMOS工艺的集成电路静电保护.
- 杨兆年刘红侠朱嘉费晨曦
- 关键词：检测电路静电放电
