2025年2月8日
星期六
|
欢迎来到营口市图书馆•公共文化服务平台
登录
|
注册
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
张明文
作品数:
1
被引量:15
H指数:1
供职机构:
合肥工业大学
更多>>
发文基金:
国家自然科学基金
更多>>
相关领域:
电子电信
更多>>
合作作者
陶阳
湖南大学电气与信息工程学院
陈红梅
合肥工业大学
邓红辉
合肥工业大学
尹勇生
合肥工业大学
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
1篇
中文期刊文章
领域
1篇
电子电信
主题
1篇
低抖动
1篇
电路
1篇
延迟锁相环
1篇
时钟
1篇
时钟抖动
1篇
时钟稳定电路
1篇
锁相
1篇
锁相环
1篇
转换器
1篇
模数转换
1篇
模数转换器
1篇
高速模数转换...
机构
1篇
合肥工业大学
1篇
湖南大学
作者
1篇
尹勇生
1篇
邓红辉
1篇
陈红梅
1篇
陶阳
1篇
张明文
传媒
1篇
电子测量与仪...
年份
1篇
2011
共
1
条 记 录,以下是 1-1
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
高速低抖动时钟稳定电路设计
被引量:15
2011年
基于0.18μmCMOSMixedSignal工艺,设计实现了用于高速ADC的低抖动时钟稳定电路。在传统延迟锁相环结构(DLL)时钟电路研究基础上进行改进:设计基于Rs锁存器的新型鉴相器,消除传统鉴相器相位误差积累效应;采用连续时间积分器取代电荷泵进行时钟占空比检测,减小由于电荷泵充放电电流不一致而导致的误差。芯片面积为0.339mm×0.314mm,后仿真结果表明,在20~150MHz宽采样频率范围内,实现10%~90%占空比的输入时钟自动调整至(50±0.15)%,且锁定时间小于100ns,抖动为0.00127ps@150MHz,满足高速高精度ADC时钟性能要求。
陈红梅
邓红辉
张明文
陶阳
尹勇生
关键词:
高速模数转换器
延迟锁相环
时钟抖动
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张