张昕睿
- 作品数：5 被引量：0H指数：0
- 供职机构：复旦大学更多>>
- 发文基金：国家高技术研究发展计划更多>>
- 相关领域：电子电信更多>>
- 一种FPGA内嵌独立双端口BRAM IP硬核
- 本发明属于FPGA技术领域，具体为一种FPGA内嵌独立双端口BRAM IP硬核。本发明通过在模块中引进电路模拟延迟控制模块，动态模拟得到在不同的工艺角、工作温度以及电压下的电路信号的传输延迟并将其反馈给脉冲产生模块进行控...
- 来金梅张昕睿王键
- 文献传递
- FPGA中具有多种写入模式的Block RAM
- 本发明属于电子技术领域，具体涉及FPGA内嵌IP？硬核Block？RAM中写入操作的时序控制电路设计。规范说明了相应Write_Mode下的时序控制情况要求；同时提出了通过冗余电路动态模拟技术来得到当前工作环境下的延迟情...
- 张昕睿王健陈丹来金梅
- 文献传递
- 一种FPGA内嵌独立双端口BRAM IP硬核
- 本发明属于FPGA技术领域，具体为一种FPGA内嵌独立双端口BRAM IP硬核。本发明通过在模块中引进电路模拟延迟控制模块，动态模拟得到在不同的工艺角、工作温度以及电压下的电路信号的传输延迟并将其反馈给脉冲产生模块进行控...
- 来金梅张昕睿王键
- 文献传递
- FPGA中具有多种写入模式的Block RAM
- 本发明属于电子技术领域，具体涉及FPGA内嵌IP硬核Block RAM中写入操作的时序控制电路设计。规范说明了相应Write_Mode下的时序控制情况要求；同时提出了通过冗余电路动态模拟技术来得到当前工作环境下的延迟情况...
- 张昕睿王健陈丹来金梅
- 文献传递
- 65nm FPGA中基于位宽选择的高速Block RAM设计
- 2015年
- 针对高性能现场可编程门阵列(FPGA)应用中数据存储交换的高速、多种位宽配置需求,本文设计了一种基于数据位宽可调整的高速Block RAM,并将其嵌入自主研发的FPGA芯片中.在该FDP15芯片中,Block RAM采用65nm的1P10M层金属,核电压1.2VCMOS工艺技术,可以实现1bit×16k,2bits×8k,4bits×4k不带校验位和9bits×2k,18bits×1k,36bits×512带有校验位的6种位宽选择模式,3种写入模式的双端口独立工作.文中针对位宽配置选择功能提出了一种单元可重复的电路结构,同时采用模拟位线延迟反馈机制实现了Block RAM较高的工作频率.流片测试的结果表明Block RAM可以实现真正的双端口独立工作,其6种位宽模式和3种写入模式功能正确,开关参数延迟可以达到2.25ns,与Xilinx同等功能、规模的芯片Virtex-4中内嵌Block RAM相比,性能接近.
- 陈丹王健张昕睿来金梅
- 关键词：现场可编程门阵列
