您的位置： 专家智库 > >

余晶晶

作品数：9 被引量：0H指数：0
供职机构：北京大学更多>>
相关领域：电子电信经济管理更多>>

合作作者

文献类型

  • 8篇专利
  • 1篇学位论文

领域

  • 3篇电子电信
  • 1篇经济管理

主题

  • 4篇饱和电流
  • 3篇钳制
  • 3篇耗尽型
  • 2篇电流
  • 2篇短接
  • 2篇源极
  • 2篇增强型
  • 2篇栅极
  • 2篇势垒
  • 2篇势垒层
  • 2篇饱和电压
  • 1篇单片
  • 1篇单片集成
  • 1篇导通
  • 1篇导通电阻
  • 1篇电感
  • 1篇电流保护
  • 1篇电流增大
  • 1篇电路
  • 1篇电阻

机构

  • 9篇北京大学

作者

  • 9篇余晶晶
  • 1篇司佳

年份

  • 6篇2024
  • 2篇2023
  • 1篇2010
共 9 条 记 录，以下是 1-9
全选 清除 导出
排序方式：
一种基于自停止刻蚀的pGaN栅极GaN HEMT及其制备方法
本发明公开了一种基于自停止刻蚀的pGaN栅极GaN HEMT及其制备方法，采用特定的晶圆外延结构，在栅极pGaN帽层中靠近势垒层的部分插入了一层AlN层，形成pGaN/AlN/pGaN帽层结构；在制备时首先利用AlN与p...
魏进余晶晶
一种提高增强型GaN HEMT短路能力的方法及其器件结构
本发明公开了一种提高增强型GaN HEMT短路能力的方法及其器件结构。在传统结构增强型GaN HEMT的栅源之间紧邻源极区域的有源区沉积金属，该金属与传统结构增强型GaN HEMT的源极直接相连，形成一个传统结构增强型G...
魏进余晶晶
一种基于GaN器件的可变电阻及装备
本申请公开了一种基于GaN器件的可变电阻及装备，涉及GaN器件领域。该可变电阻包括沟道层、势垒层、两个欧姆接触电极和至少一个电流限制电极，势垒层层叠在沟道层上，电流限制电极位于势垒层上；两个欧姆接触电极分别位于势垒层上有...
魏进 王珮瑄余晶晶
一种提高增强型GaN HEMT短路能力的方法及其器件结构
本发明公开了一种提高增强型GaN HEMT短路能力的方法及其器件结构。在传统结构增强型GaN HEMT的栅源之间紧邻源极区域的有源区沉积金属，该金属与传统结构增强型GaN HEMT的源极直接相连，形成一个传统结构增强型G...
魏进余晶晶
具有双栅结构的p-GaN栅极氮化镓高电子迁移率晶体管
本申请实施例提供一种具有双栅结构的p‑GaN栅极氮化镓高电子迁移率晶体管，其包括：异质结构层，包括沟道层及与沟道层形成电子气沟道的势垒层，势垒层具有间隔设置的第一栅区和第二栅区；源极和漏极，经电子气沟道电气连接；p‑Ga...
魏进余晶晶
一种具有双栅结构的耗尽型GaN HEMT器件及其应用
本发明公开了一种具有双栅结构的耗尽型GaN HEMT器件及其应用。该器件具有第一栅极和第二栅极，其中，第一栅极为主要栅极，用于开启或者关闭器件；第二栅极位于源极与第一栅极之间；第一栅极和第二栅极对应的阈值电压都是负值，且...
魏进余晶晶
基于氮化镓的P型晶体管和CMOS器件及其制备方法
本申请提供了一种基于氮化镓的P型晶体管及其制备方法，及基于氮化镓的CMOS器件及其制备方法，涉及半导体器件技术领域。第一P型半导体层和第二P型半导体层的禁带宽度不同，并且第一P型半导体层和第二P型半导体层之间存在极化效应...
魏进余晶晶
一种基于GaN与碳纳米管的CMOS逻辑电路及其制备方法
本发明公开了一种基于GaN与碳纳米管的CMOS逻辑电路及其制备方法。所述CMOS逻辑电路由制备在同一个芯片上的GaN n型晶体管和碳纳米管p型晶体管组成，在衬底上依次层叠缓冲层、电子导电沟道层和势垒层，GaN n型晶体管...
魏进司佳余晶晶樊晨炜杨俊杰
基于基金持股和交易行为的基金选股能力研究
本文通过分析基金重仓股季度数据来研究基金的选股能力，区分了基金的持有行为和交易行为，并认为交易行为更加能体现基金的选股能力。本文分别基于股票特征和基金类型分组，研究基金的选股能力是否与特定股票类型相联系，以及不同的基金是...
余晶晶
关键词：证券投资基金选股能力持有行为交易行为
全选 清除 导出
共1页<1>
聚类工具0