您的位置： 专家智库 > >

于贵智

作品数：3 被引量：13H指数：2
供职机构：南京理工大学电子工程与光电技术学院更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 2篇期刊文章
  • 1篇学位论文

领域

  • 3篇电子电信

主题

  • 2篇译码
  • 2篇译码器
  • 2篇VITERB...
  • 2篇VITERB...
  • 2篇FPGA
  • 2篇FPGA实现
  • 1篇调制
  • 1篇调制解调
  • 1篇调制解调器
  • 1篇阵列
  • 1篇数字通信
  • 1篇通信
  • 1篇维特比
  • 1篇维特比算法
  • 1篇现场可编程
  • 1篇现场可编程门...
  • 1篇门阵列
  • 1篇接口
  • 1篇解调
  • 1篇解调器

机构

  • 3篇南京理工大学

作者

  • 3篇于贵智
  • 2篇王建新
  • 1篇薛文

传媒

  • 1篇电子与信息学...
  • 1篇电子工程师

年份

  • 1篇2007
  • 2篇2005
共 3 条 记 录，以下是 1-3
全选 清除 导出
排序方式：
Viterbi译码器回溯算法实现研究被引量：7
2007年
该文介绍了两种Viterbi译码器回溯译码算法,通过对这两种算法硬件实现结构上的优化,给出了这两种算法的FPGA实现方法,比较了两种实现方法的优缺点。最后将其应用在实际的Viterbi译码器设计上,验证了算法实现的正确性。
王建新于贵智
关键词：VITERBI译码FPGA
RS码专用芯片接口的FPGA实现被引量：2
2005年
现代数字通信中RS纠错编码已得到广泛应用,专门针对RS编译码的专用芯片也因此被广泛应用。文中介绍了RS码专用芯片AHA4012B的使用方法,并且给出了用FPGA(现场可编程门阵列)实现与AHA4012B接口的方法。该接口已经在实际调制解调器电路中运用,工作稳定可靠。
薛文王建新于贵智
关键词：RS码FPGA接口调制解调器
全并行Viterbi译码器的FPGA实现
对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究,并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。 首先介绍了卷积码及Viterbi译码算法的基本原理,并对卷积码的纠...
于贵智
关键词：数字通信卷积码维特比算法现场可编程门阵列
文献传递
全选 清除 导出
共1页<1>
聚类工具0