2025年1月28日
星期二
|
欢迎来到营口市图书馆•公共文化服务平台
登录
|
注册
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
丁新宇
作品数:
3
被引量:12
H指数:2
供职机构:
中国矿业大学
更多>>
相关领域:
电子电信
自动化与计算机技术
更多>>
合作作者
武晓光
中国矿业大学信息与控制工程学院
张强
中国矿业大学
刘辉
中国矿业大学
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
2篇
期刊文章
1篇
学位论文
领域
2篇
电子电信
1篇
自动化与计算...
主题
2篇
FPGA实现
1篇
信号
1篇
信号处理
1篇
信号处理器
1篇
以太
1篇
以太网
1篇
帧结构
1篇
帧同步
1篇
设计方法
1篇
时延
1篇
数字信号
1篇
数字信号处理
1篇
数字信号处理...
1篇
速率
1篇
转换器
1篇
协议转换
1篇
协议转换器
1篇
基于FPGA
1篇
SIMULI...
1篇
VHDL
机构
3篇
中国矿业大学
作者
3篇
丁新宇
1篇
武晓光
1篇
刘辉
1篇
张强
传媒
2篇
电子设计应用
年份
2篇
2004
1篇
2003
共
3
条 记 录,以下是 1-3
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
以太网/V.35/4E1协议转换器的FPGA实现
丁新宇
关键词:
协议转换器
基于FPGA的HDLC转E1传输控制器的实现
被引量:2
2004年
本文介绍了一种用FPGA实现的HDLC转E1的协议控制器,能实现将速率为N×64Kbps(N=1~124)的HDLC数据分接至M路(M=1~4)E1信道中传输,并允许各路E1的最大时延为64ms.讨论了E1帧结构设计和系统的FPGA实现方法.
张强
刘辉
丁新宇
关键词:
HDLC
FPGA实现
帧结构
时延
速率
利用Matlab和Simulink对DSP进行系统级的设计方法
被引量:10
2003年
本文介绍了利用Matlab和 Simulink中 Developer's Kit for TI DSP工具对DSP进行系统级设计的方法。
武晓光
丁新宇
关键词:
MATLAB
SIMULINK
DSP
数字信号处理器
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张