唐玉兰
- 作品数：12 被引量：28H指数：4
- 供职机构：江南大学信息工程学院更多>>
- 发文基金：江苏省自然科学基金国防科技重点实验室基金更多>>
- 相关领域：电子电信理学一般工业技术电气工程更多>>
- H-GRASP:一种基于GRASP改进的混合SAT解法器
- 2010年
- 为了改善GRASP的局限性,提出了一种能解决含有伪布尔(PB)和合取范式(CNF)混合约束问题的新的混合算法(H-GRASP)。该新算法采用了切削平面技术来提取PB约束条件之间的推论,并把它结合到普通的蕴涵图中,分析引起冲突的学习。与解决混合约束问题的其他两种方法——整数线性规划和纯基于SAT方法进行了彻底的比较。实验结果证明,H-GRASP方法从整体上大大减少了运行时间,加快了速度,同时还保证了加入这种方法的低耗费。
- 唐玉兰张惠国于宗光陈建慧
- 关键词：布尔可满足性整数线性规划
- 16位高速DSP增强型同步串行口的设计被引量：2
- 2006年
- 分析了一种16位高速DSP中增强型同步串口的帧格式及其接口和功能;详细讨论了同步串口的系统级和行为级的设计过程。利用Verilog,设计出同步串口的电路;并通过计算机仿真和实验,证明了设计的正确性。
- 陶伟唐玉兰于宗光
- 关键词：数字信号处理器同步串口帧同步VERILOG行为级
- 一种新的用于布线的打破对称自适应流程
- 2009年
- 介绍一种自适应流程,结合静态打破对称技术和动态打破对称技术,分析一个给定的布尔优化问题,并挑选最适于问题特点的打破对称技术。实验结果证明,当将这种技术用于布线时,它比纯粹的静态打破对称或动态打破对称在很多情况下可加快解决问题。
- 唐玉兰张惠国于宗光
- 关键词：布尔函数整数线性规划布线算法
- 一种实现数模混合电路中的DAC测试的BIST结构被引量：7
- 2006年
- 由于超大规模集成电路技术的快速进步,测试数模混合电路变得越来越困难。针对DAC的测试问题,采用了一种内建自测试(BIST)的测试结构,用模拟加法器把电压测量转换成时间测量的方法,分析并给出了如何利用该结构计算DAC的静态参数。利用该方法,既可以快速得到DAC的静态参数,又提高了测试精度,使得测试电路简单、紧凑和有效。
- 唐玉兰陶伟于宗光
- 关键词：内建自测试数模混合电路
- 一种改进的基于扫描的电路设计被引量：1
- 2006年
- 由于科学技术的快速提高,单一芯片中所包含的晶体管的数目越来越多,相对造成了芯片可测试度的降低,以及测试成本的增加。传统的基于扫描的测试方法中,常会有测试时间太长的缺点。本文采用了向量压缩,并用Test-Per-Clock的方式来处理待测电路,减少了测试时间,不影响故障覆盖率。
- 唐玉兰于宗光李天阳黄越
- 关键词：内建自测试线性反馈移位寄存器
- 高速实时控制SoC的设计与研究被引量：5
- 2006年
- 文章阐述了高级的实时处理器结构,并且讨论了嵌入式实时控制SoC的设计方法,该设计方法支持高速实时控制,在单芯片上集成了全部的数字器件,将外围逻辑减少到最低限度。模拟控制系统的软件库能自动进行系统设计,将控制命令转换成处理器能执行的指令集。
- 陶伟黄越唐玉兰于宗光
- 关键词：SOC实时控制嵌入式软硬件协同设计
- 一种增加了对称破缺的改进子集可满足性算法
- 2010年
- 为了消除子集可满足性算法在布线过程中带来运行时间增加的负面影响,提出了一种新的布线流程.针对子集可满足性算法在求解同时增加额外的变量和字句,而使得对称数量按指数级增长的问题,选用增加静态对称破缺的方法对合取范式(CNF)进行预处理,侦测并破缺其中的对称,从而达到减少搜索路径的目的.用简化图自同构的方法侦测所有对称,在增加合适的对称破缺判定(SBPs)后,限制搜索在空间的非对称领域进行,从而减少了搜索空间,而不影响CNF公式的可满足性.然后把预处理过的CNF送入布尔可满足性(SAT)解法器进行求解.试验结果表明,这种方法可以显著减少运行时间,加速求解过程.
- 唐玉兰张惠国于宗光
- 关键词：布尔函数现场可编程门阵列布线算法
- 软开关技术及其在DC-DC变换器中的应用
- 本文简要介绍了DC-DC变换器的基本类型及工作原理，阐述了软开关控制技术在开关电源变换器中的应用。重点分析了软开关技术的原理、分类和实现策略，介绍了零电压，零电流转移(ZVT/ZCT)脉宽调制技术，指出软开关技术是克服高...
- 唐玉兰万书芹于宗光
- 关键词：DC-DC变换器脉宽调制零电压零电流转换电磁干扰
- 文献传递
- 一种用于FPGA配置的抗干扰维持电路被引量：4
- 2011年
- 设计并实现了一种用于FPGA配置的抗干扰维持电路,针对基于SRAM的FPGA配置单元易受噪声影响丢失信息的问题,提出了电压不稳定、低压状态下配置信息的抗干扰维持方案.在设计高面积效率配置单元、分析噪声容限的基础上,得出配置单元静态噪声容限随电源电压单调递增的关系,并进一步设计了基准、电荷泵以及电压比较控制电路构成的可切换电源反馈控制电路,实现了配置单元的稳定供电.仿真及测试结果表明,正常工作电压为2.5V的FPGA芯片能在1.8V低电压下维持配置信息,提高了FPGA芯片的抗干扰性能.
- 张惠国王晓玲唐玉兰于宗光王国章
- 关键词：可编程门阵列静态存储器抗干扰噪声容限
- FPGA高性能查找表的设计与实现被引量：9
- 2009年
- 从电路角度探讨了查找表(LUT)实现原理,基于双相不交叠时钟,设计实现了一种LUT,能高效地完成移位寄存器与RAM的功能扩展。基于SMIC0.25μmCMOS工艺优化设计了对应的版图,给出了相应的HSPICE仿真结果。此电路结构增强了逻辑块的性能,提高了FPGA的整体效率与灵活性,已被应用于FPGA的设计中。
- 张惠国唐玉兰于宗光陶宇峰
- 关键词：现场可编程门阵列查找表移位寄存器随机存储器
