您的位置: 专家智库 > >

章开和

作品数:23 被引量:3H指数:1
供职机构:复旦大学信息科学与工程学院电子工程系更多>>
发文基金:国家自然科学基金更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 14篇期刊文章
  • 9篇会议论文

领域

  • 9篇自动化与计算...
  • 6篇电子电信

主题

  • 17篇电路
  • 12篇集成电路
  • 6篇计算机
  • 5篇版图
  • 4篇MOS
  • 3篇电路分析
  • 3篇门阵
  • 3篇模拟器
  • 3篇计算机辅助设...
  • 3篇辅助设计
  • 3篇VLSI
  • 3篇CMOS
  • 2篇电路工艺
  • 2篇约束图
  • 2篇数字电路
  • 2篇逻辑分析
  • 2篇门阵列
  • 2篇集成电路工艺
  • 2篇交界面
  • 2篇CAD

机构

  • 23篇复旦大学

作者

  • 23篇章开和
  • 15篇唐璞山
  • 5篇方佳佶
  • 4篇邵建华
  • 4篇童家榕
  • 3篇陈松
  • 3篇薛华
  • 2篇李劲松
  • 2篇尚中庆
  • 1篇何佩琪
  • 1篇张顺茂
  • 1篇何磊
  • 1篇何磊
  • 1篇李峰
  • 1篇凌燮亭
  • 1篇李劲松
  • 1篇朱华

传媒

  • 4篇计算机辅助设...
  • 4篇全国第六届I...
  • 3篇Journa...
  • 3篇1989年全...
  • 2篇电子学报
  • 2篇微电子学
  • 1篇通信学报
  • 1篇计算机学报
  • 1篇微电子学与计...
  • 1篇中国电子学会...
  • 1篇全国第五届C...

年份

  • 1篇1995
  • 1篇1994
  • 2篇1992
  • 8篇1991
  • 3篇1990
  • 6篇1989
  • 1篇1988
  • 1篇1986
23 条 记 录,以下是 1-10
排序方式:
MOS VLSI时延分析算法的分析和改进
1991年
时延分析是验证VLSI电路性能的一种重要方法,本文详细分析了MOS开关级时延分析的算法,并在此基础上提出了两种消除伪路径的算法:节点状态设置法和改进的节点状态设置法。文章比较了各种算法对若干MOS大规模数字电路的延时分析结果及运行时间,证明了新提出的算法可以非常有效地消除伪路径,同时能快速而正确地找出电路的最长延迟路径。
陈松章开和唐璞山
关键词:MOSVLSI深度优先搜索关键路径法广度优先搜索电路模拟
门阵母片的硅编译
1991年
门阵列设计方法的基础就是依赖于一个预先设计的母片结构。母片设计的传统方法通常是设计者以人工的手段来写一个数据量大且烦琐的描述文件,包括象芯片规模、通道容量、基本单元的描述与定位,外围单元的描述与定位及以后布局、布线所需的模型数据等。国内流行的Daisy系统中的GateMaster就是采用这种方法。本文提出了一种根据关键数据来自动生成母片结构的硅编译方法。它可以适用于任何双层金属工艺与设计规则。基于该方法而实现的母片自动生成器BaseGen已作为双层金属布线CMOS门阵设计系统FELLOW的一个模块。它的输出可以是CIF 2.0描述的版图数据和DLL(Data Listing Language)格式的拓扑信息。BaseGen生成的母版系列已成功地设计了C2K(2500门)、C4K(4500门)和C6K(6500门)三个电路。
薛华童家榕章开和唐璞山
关键词:金属工艺工艺数据库
改进的垂直平面扫描约束图建立算法
1991年
本文提出了一种基于垂直平面扫描建立约束图方法的改进算法,即用2-3树的数据结构代替了双链表数据结构,从而使整个算法的复杂性降低,实验数据表明这种改进的算法适用于VLSI中大量器件或模块的压缩问题。
方佳洁邵建华章开和唐璞山
关键词:数据结构链表扫描线
逻辑分析专家系统LAP被引量:1
1989年
本文介绍了一个基于推理方法的逻辑分析专家系统LAP(Logic Analysis expert system in Prolog)。文中详细介绍了LAP系统的功能、系统结构、逻辑电路的知识表述方法、描述语言和分析实例等。
方佳佶章开和唐璞山
关键词:逻辑分析专家系统
逻辑分析的推理方法被引量:1
1989年
本文提出了一种新的对数字电路进行逻辑分析的方法——推理方法。该方法将逻辑分析问题看作是一个自动定理证明问题,即将逻辑电路知识看成为公理,给定的数字网络结构和输入信号看成是已知成立的命题(引理),而待求的输出信号看成是蕴含在上述这些命题中的新命题(定理),逻辑分析过程就是从公理,引理中自动导出定理的过程,即推理过程。本文详细介绍了推理方法的原理,推理的过程,最后将这种分析方法与传统的逻辑分析方法进行了比较。
方佳佶章开和唐璞山
关键词:逻辑分析数字电路
MOS VLSI开关级时延分析中伪路径的去除
陈松章开和唐璞山
关键词:MOS集成电路超大规模集成电路
实用集成电路版图编辑系统--RICE
何佩琪章开和唐璞山
关键词:集成电路计算机辅助设计集成电路工艺交界面布线
快速时域模拟器FTSIM
1995年
开关级快速时域模拟器FTSIM(FastTimingSIMulator),可对MOSLSI/VLSI数字电路进行逻辑功能和时间特性的模拟与验证;基于波形松弛算法,FTSIM首先将电路分解成直流连通单元(DCC),然后利用晶体管非线性模型按一定次序计算每个DCC的输出波形。在求解该模型特征方程的过程中,采用了电压步进方法,同时提出了处理DCC之间反馈问题的事件驱动自适应窗口算法。FTSIM可以充分利用电路的多速率特性和各类休眠特性来提高分析速度,测试结果表明,对于中规模的MOS数字电路,速度比SPICE提高2~3个数量级,而波形偏差约5%;并且速度提高随着被分析电路规模的增大而近似线性增加。由于被分析电路采用晶体管级描述,FTSIM可以用于分析门级和开关级逻辑,DOMINO结构等MOS电路,也可直接用于验证从集成电路版图中提取的MOS数字电路。
何磊章开和唐璞山
关键词:VLSI集成电路模拟程序CAD
NeXT--今后十年的计算机工作站
章开和
关键词:系统结构交界面声音输入装置声音输出装置计算机工作站
使通用电路分析程序SPICE兼有分析开关电容网络的功能
1990年
在MOS-LSI不断成熟的今天,一个新的领域——开关电容网络也迅速地发展起来,应运而生的关于开关电容网络的计算机辅助分析也很快地引起了广泛的注意。本文将论述一种与传统CAD技术相匹配的分析开关电容网络的方法,并将其在经典电路分析程序SPICE上实现。目前经过功能扩充的SPICE 2H可以直接对开关电容网络进行时域、频域分析,对时钟相位没有任何限制。在得到同样模拟结果的前提下,我们的方法要比Nelin的速度快5~20倍。
尚中庆章开和
关键词:开关电容网络SPICE电路分析
共3页<123>
聚类工具0