您的位置: 专家智库 > >

徐建

作品数:14 被引量:10H指数:3
供职机构:宁波大学更多>>
发文基金:国家自然科学基金浙江省科技计划项目浙江省教育厅科研计划更多>>
相关领域:电子电信更多>>

文献类型

  • 6篇期刊文章
  • 6篇专利
  • 1篇会议论文
  • 1篇科技成果

领域

  • 8篇电子电信

主题

  • 10篇电路
  • 6篇功耗
  • 5篇电路设计
  • 5篇绝热
  • 4篇低功耗
  • 3篇计数器
  • 2篇堆栈
  • 2篇异或
  • 2篇数据选择器
  • 2篇能耗
  • 2篇能耗比
  • 2篇能耗比较
  • 2篇平均功耗
  • 2篇写操作
  • 2篇逻辑运算
  • 2篇绝热电路
  • 2篇被乘数
  • 2篇本位
  • 2篇补码
  • 2篇产生电路

机构

  • 14篇宁波大学
  • 1篇浙江大学

作者

  • 14篇徐建
  • 13篇汪鹏君
  • 3篇戴静
  • 2篇陆金刚
  • 1篇陈耀武
  • 1篇曾小旁
  • 1篇李辉
  • 1篇杜歆
  • 1篇张会红
  • 1篇陈恳
  • 1篇张跃军
  • 1篇李昆鹏

传媒

  • 2篇科技通报
  • 1篇Journa...
  • 1篇电路与系统学...
  • 1篇华东理工大学...
  • 1篇浙江大学学报...
  • 1篇中国第二十届...

年份

  • 1篇2013
  • 2篇2010
  • 2篇2009
  • 7篇2008
  • 2篇2007
14 条 记 录,以下是 1-10
排序方式:
能量恢复型低功耗存储堆栈的设计
利用绝热计算原理,在进一步研究钟控传输门绝热逻辑(ClockedTransmission Gate Adiabatic Logic, CTGAL)电路基础上,提出基于CTGAL电路的绝热存储堆栈(First In Fir...
徐建汪鹏君
关键词:逻辑电路
文献传递
一种基于CTGAL的绝热4-2压缩器及4×4乘法器
本发明公开了一种基于CTGAL的绝热4-2压缩器及使用该绝热4-2压缩器构成的4×4乘法器,将本位的绝热4-2压缩器的高位的进位信号输出端Cout接入相邻的高位绝热4-2压缩器的进位信号输入端Cin,由于钟控传输门绝热逻...
汪鹏君徐建
文献传递
基于CTGAL电路的进制可变计数器设计
2008年
通过对计数器和钟控传输门绝热逻辑(clocked transmission gate adiabatic logic,CTGAL)电路工作原理及结构的研究,提出了基于CTGAL电路的四/八/十六进制可变计数器设计方案,与传统CMOS电路实现的四/八/十六进制计数器相比,在相同工作频率下,平均节省能耗约87%。HSPICE模拟结果表明了所设计的电路具有正确的逻辑功能和显著的低功耗特性。
戴静徐建
关键词:计数器低功耗
一种基于CTGAL的Booth编码器及绝热补码乘累加器
本发明公开了一种基于CTGAL的Booth编码器,特点是包括一个选择信号发生电路和至少两个并联连接在选择信号发生电路上的CTGAL三选一选择器,CTGAL三选一选择器的一个输入端上连接有CTGAL异或门,下一级的CTGA...
汪鹏君徐建
文献传递
基于CTGAL电路的并行前缀加减法器设计
2008年
通过对钟控传输门绝热逻辑(Clocked Transmission Gate Adiabatic Logic,CTGAL)电路和加法器电路的研究,提出了一种基于CTGAL电路的绝热并行前缀加减法器设计方案。对依据此方案设计的几种并行前缀加减法器进行计算机模拟、分析和比较,结果表明:Ladner-Fischer并行前缀加减法器更适合用CTGAL电路实现,且与利用PAL-2N(Pass-transistor Adiabatic Log-ic-2NMOS)电路设计的绝热并行前缀加减法器相比,该加减法器的每个周期平均节省能耗约56%。
徐建汪鹏君
关键词:低功耗电路设计
Low Power Polarity Conversion Based on the Whole Annealing Genetic Algorithm被引量:4
2008年
For an n-variable logic function,the power dissipation and area of the REED-MULLER (RM) circuit corresponding to each polarity are different. Based on the propagation algorithm of signal probability,the decomposition algorithm of a multi-input XOR/AND gate,and the multiple segment algorithm of polarity conversion,this paper successfully applies the whole annealing genetic algorithm (WAGA) to find the best polarity of an RM circuit. Through testing eight large-scale circuits from the Microelectronics Center North Carolina (MCNC) Benchmark, the SYNOPSYS synthesis results show that the RM circuits corresponding to the best polarity found using the proposed algorithm attain average power,area,and max delay savings of 77.2% ,62.4% ,and 9.2% respectively,compared with those under polarity 0.
汪鹏君陆金刚陈恳徐建
一种基于CTGAL的绝热4-2压缩器及4×4乘法器
本发明公开了一种基于CTGAL的绝热4-2压缩器及使用该绝热4-2压缩器构成的4×4乘法器,将本位的绝热4-2压缩器的高位的进位信号输出端Cout接入相邻的高位绝热4-2压缩器的进位信号输入端Cin,由于CTGAL电路采...
汪鹏君徐建
文献传递
节能型数字集成电路设计关键技术
汪鹏君张跃军张会红戴静陆金刚徐建李辉李昆鹏曾小旁
节能型数字集成电路设计贯穿于从系统级、算法(行为)级、结构级、逻辑电路级直到器件/工艺级的整个数字系统设计流程。该项目针对其中电路结构设计、电路设计过程优化和新型数字器件设计等关键环节开展研究,主要内容包括低功耗单元电路...
关键词:
关键词:数字集成电路设计
一种基于CTGAL的绝热FIFO电路
本发明公开了一种基于CTGAL的绝热FIFO电路,主要由存储电路、读/写操作控制电路和空/满标志产生电路组成,特点是读/写操作控制电路包括写地址低位计数器、读地址低位计数器、写地址高位计数器和读地址高位计数器,空/满标志...
汪鹏君徐建
文献传递
基于CTGAL电路的绝热4-2压缩器和乘法器设计被引量:3
2008年
通过对并行乘法器和钟控传输门绝热逻辑(Clocked Transmission Gate Adiabatic Logic,CTGAL)电路工作原理及结构的研究,提出了基于CTGAL电路的绝热4-2压缩器的设计方案,与传统CMOS逻辑的4-2压缩器相比,此压缩器节省平均功耗约87%。在此基础上,进一步设计了4×4位绝热乘法器,HSPICE模拟结果表明了所设计的电路具有正确的逻辑功能和显著的能量恢复特性。
汪鹏君徐建戴静
共2页<12>
聚类工具0