您的位置: 专家智库 > >

司龙

作品数:5 被引量:17H指数:3
供职机构:武汉大学电气工程学院更多>>
发文基金:国家自然科学基金更多>>
相关领域:电子电信更多>>

文献类型

  • 5篇中文期刊文章

领域

  • 5篇电子电信

主题

  • 2篇运放
  • 2篇锁相
  • 2篇锁相环
  • 2篇滤波器
  • 2篇开关运放
  • 2篇鉴频
  • 2篇鉴频鉴相器
  • 2篇鉴相
  • 2篇鉴相器
  • 2篇CMOS
  • 1篇带通
  • 1篇带通滤波器
  • 1篇低功耗
  • 1篇低压
  • 1篇电荷泵
  • 1篇电路
  • 1篇预充
  • 1篇双二阶滤波器
  • 1篇锁相环频率合...
  • 1篇锁相环频率合...

机构

  • 5篇武汉大学
  • 1篇中国航天北京...

作者

  • 5篇司龙
  • 5篇熊元新
  • 3篇蒋叶强
  • 1篇胡仕刚
  • 1篇徐征

传媒

  • 2篇武汉大学学报...
  • 2篇微电子学与计...
  • 1篇微电子学

年份

  • 1篇2006
  • 4篇2005
5 条 记 录,以下是 1-5
排序方式:
一种新型的高性能鉴频鉴相器被引量:10
2006年
文章在常用的几种数字PFD的性能缺陷分析基础上,通过对原有鉴频鉴相器的电路结构进行重新设计,提出了一种新型的无“过充”的预充式边沿触发的鉴频鉴相器,该电路可以实现鉴相性能无“死区”,具有优良的鉴频鉴相线性度和较高的鉴频鉴相灵敏度,电路结构相对简单。电路设计基于1stSILICON2.5V0.25μmCMOS工艺。用Hspice对电路进行仿真,结果显示电路可以工作在1GHz以上频率的应用环境下。相比已有的几种常用鉴频鉴相器,该电路综合性能优越。
司龙胡贵才熊元新
关键词:鉴频鉴相器锁相环
一种基于新型Precharge PFD的CMOS CPPLL设计被引量:3
2005年
文章描述了一种基于新型无“过充”的边沿触发的鉴频鉴相器的CMOS电荷泵锁相环设计与仿真。电路设计基于UMC2.5V0.25μmCMOS工艺。Spice仿真结果显示,它可以实现快速锁定和较低的抖动性能。
胡仕刚熊元新司龙徐征
关键词:电荷泵鉴频鉴相器CMOS
一种多倍频选择的高倍频锁相环频率合成器被引量:3
2005年
文章描述了一个基准频率为32768Hz的锁相环频率合成器的设计。该频率合成器有1250、1500、2000、2500、3000等5个倍频选择。电路设计基于1stSilicon2.5V0.25μmCMOS工艺。CadenceArtistAnalog仿真显示,该电路可以实现快速锁定,且具有较小的相位抖动。文章研究和总结了频率合成器系统参数的设计理论,对其各个子电路进行了结构优化,并且按MPW流片要求,进行了版图的布局设计。
司龙熊元新蒋叶强
关键词:混合信号集成电路频率合成器锁相环CMOS
基于开关运放的低功耗滤波器设计被引量:1
2005年
对用开关运放(SO)技术实现低功耗双二阶开关电容电路进行了分析.利用全差分结构的输出交叉可以得到反向极性的特点,将经典的开关电容电路转换成半延时积分器实现的电路结构,得到了低功耗的SO电路结构.重点分析了FleischerLaker双二阶的低功耗设计.给出了能够实现的结构及对应的Z传递函数.
熊元新蒋叶强司龙
关键词:开关运放低功耗双二阶滤波器
1V开关电容带通滤波器的设计
2005年
设计完成了一基于开关运放(switchedopamp)技术的全差分开关电容(SC)带通滤波器.其电源电压为1V,采样频率为5MHz,品质因数为8,中心频率为833.33kHz.滤波器中的可关断运算放大器采用了新的共模反馈电路,降低了电路的复杂性;该设计采用了TSMC0.35μm工艺模型,仿真表明滤波器在低至0.9V的电压下仍能够正常工作.
蒋叶强熊元新司龙
关键词:开关电容低压滤波器开关运放
共1页<1>
聚类工具0