刘宏杰
- 作品数：22 被引量：0H指数：0
- 供职机构：云南大学更多>>
- 发文基金：国家自然科学基金更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 四级流水线堆栈处理器研究与设计
- 2025年
- 针对现有堆栈处理器主频较低的问题,设计一种16位的四级流水线堆栈处理器ZP16。采用冯诺伊曼结构与J1指令集,具有数据堆栈和返回堆栈两个独立堆栈。四级流水线包括取指、译码、执行和回写。通过合理的结构设计与流水线冲刷技术解决ZP16中流水线冒险问题。实验结果表明,在Xilinx XC7A100T FPGA目标芯片上,ZP16的运行主频稳定在230 MHz。与J1堆栈处理器相比,ZP16流水线加速比为1.3,资源占用率基本相当,功耗增加8%,主频提升130%。与其它同类型堆栈处理器在不同的目标芯片上进行比较,ZP16主频有较为明显的提升。
- 朱恒宇周永录周永录代红兵
- 关键词：流水线现场可编程门阵列主频加速比功耗
- 基于多核堆栈处理器的Forth多任务调度方法及装置
- 本发明提供一种基于多核堆栈处理器的Forth多任务调度方法及装置，Forth多任务调度方法包括Forth任务初始化步骤、Forth任务调度步骤、多核调度步骤；Forth多任务调度装置包括Forth任务初始化模块、Fort...
- 代红兵刘自昂周永录刘宏杰刘欢庆
- 一种嵌入式处理器高速缓存器结构及控制方法
- 本发明提供了一种嵌入式处理器高速缓存器结构及控制方法，包括系统存储模块、共享存储模块、一般存储模块、处理器接口、总线接口和交叉开关接口，其中：系统存储模块，用于缓存操作系统内核；共享存储模块用于缓存共享的数据，并进行一致...
- 刘宏杰刘欢庆周永录代红兵刘自昂
- 基于无线模块实现信息回传的数字电视机顶盒
- 本发明涉及一种基于无线模块实现信息回传的数字电视机顶盒，属通信装置技术领域。本发明的数字电视机顶盒由下行解调解码和上行回传发送两大子系统组成；其中：下行解调解码子系统由解调解码芯片，及包括调谐器、红外遥控、智能卡、音视频...
- 代红兵刘宏杰王丽清徐永跃周永录王耀希
- 基于51单片机的嵌入式室内环境网络监控系统及方法
- 本发明公开一种基于51单片机的嵌入式室内环境网络监控系统及方法。所述嵌入式室内环境网络监控系统包括开关量传感器、光电隔离单元、数字温湿度传感器、智能设备或仪表、RS485转TTL电路单元、51单片机单元、电话语音报警单元...
- 周永录刘宏杰杨艳华
- 一种Forth多核堆栈处理器及指令集
- 本发明提供了一种Forth多核堆栈处理器及指令集，Forth多核堆栈处理器包括处理器内核组、中断控制器、内核控制器、临界资源仲裁器、多端口存储器、数据总线、指令总线、IO总线和外设组；指令集包括Literal、Jump、...
- 周永录刘自昂刘宏杰代红兵刘欢庆
- 一种无人机应急伞降与落点定位系统
- 本实用新型属于无人机技术领域，公开了一种无人机应急伞降与落点定位系统，包括机载单元1，用于检测所述无人机的姿态数据、定位数据和电池剩余电量数据，并通过姿态数据完成无人机当前飞行姿态的自主判断；将无人机的定位数据发送给所述...
- 周永录普园媛廖锐李红光王子豪李毅陈蓉刘宏杰王云峰
- 一种Forth多核堆栈处理器及指令集
- 本发明提供了一种Forth多核堆栈处理器及指令集，Forth多核堆栈处理器包括处理器内核组、中断控制器、内核控制器、临界资源仲裁器、多端口存储器、数据总线、指令总线、IO总线和外设组；指令集包括Literal、Jump、...
- 周永录刘自昂刘宏杰代红兵刘欢庆
- 多核堆栈处理器研究与设计
- 2024年
- 为满足日趋复杂的嵌入式环境对堆栈处理器和Forth技术的应用需求,在单核堆栈处理器模型研究的基础上,设计一种多核堆栈处理器模型。基于J1单核堆栈处理器模型,针对多核目标,增加计时器、中断等功能,形成新的L32单核堆栈处理器模型,并以该单核模型为内核,引入共享总线和十字开关互联方式的Wishbone总线、多端口存储器和面向多任务Forth系统的指令集,建立一种多核堆栈处理器模型L32-MC。利用该多核模型,在FPGA上实现4核和8核的L32-MC原型多核堆栈处理器。实验结果表明,4核和8核的L32-MC原型堆栈处理器满足高性能低功耗的多核处理器设计目标。
- 刘自昂周永录周永录代红兵
- 关键词：多端口存储器指令集现场可编程门阵列嵌入式
- 基于交叉开关互连的多核堆栈处理器架构设计
- 2024年
- 为满足堆栈处理器对于并行化程序应用的需求,提出一种多核堆栈处理器架构。在单核堆栈处理器的基础上,以交叉开关作为核间互连结构,通过对指令集、高速缓存器、一致性协议以及中断机制的设计,可在一个时钟周期内完成取指、译码、执行、核间数据传输和中断响应操作。在Xilinx FPGA芯片上进行单核、双核和四核堆栈处理器的实现,通过矩阵乘法计算进行性能实验验证,在100 MHz时钟频率的情况下,四核堆栈处理器的最大性能相当于单核堆栈处理器的3.99倍。实验结果表明,基于交叉开关互连的多核堆栈处理器架构可较好发挥多核堆栈处理器中每一个核心的性能。
- 刘欢庆周永录周永录代红兵
- 关键词：多核处理器交叉开关高速缓存现场可编程门阵列
