王为之
- 作品数:8 被引量:13H指数:2
- 供职机构:清华大学更多>>
- 发文基金:国家重点基础研究发展计划国家高技术研究发展计划更多>>
- 相关领域:电子电信自动化与计算机技术电气工程更多>>
- 低功耗模糊控制器的CMOS模拟电路实现被引量:2
- 2008年
- 为了解决软件实现的模糊控制器速度低的问题,研制了模拟电路实现的模糊控制器。设计了以下单元电路:结构精简的新型Z型、Gauss型和S型隶属度函数电路、电流模求小电路和一种不需要除法器的重心法去模糊电路。以此构造的两输入一输出9条规则的零阶TS模糊控制器已在无锡上华0.6μm CMOS工艺下制造。测试结果表明:在±2.5V的工作电压下精度为±3.5%,功耗仅为3.5mW,模糊推理的速度是0.67×106s-1。该控制器在功耗、精度和面积上有优势,可用于实时控制。
- 单伟伟王为之靳东明
- 关键词:模拟电路模糊控制器
- 基于CMOS模拟电路的高速模糊神经网络设计被引量:1
- 2007年
- 本文提出了可构成多规则模糊神经网络的CMOS模拟单元电路,包括:类Gauss型隶属度函数电路,电压求小电路和重心算法去模糊电路.基于这些电路设计了一个两输入/一输出、25条规则的控制系统,并通过非线性函数逼近进行了验证.所有单元均采用SMIC 0.18-μm CMOS数模混合工艺制造,芯片测试结果表明:提出的单元电路结构简单,输出电压偏差小,便于扩展和调节;因而适于实现多规则,自适应调节的高速高精度控制系统.
- 王为之靳东明张洵
- 关键词:模糊神经网络CMOS模拟电路
- 模糊神经系统的VLSI实现研究
- 王为之
- 关键词:CMOS模拟集成电路
- 低压工作的轨到轨输入/输出缓冲级放大器被引量:2
- 2008年
- 本文提出了一种低压工作的轨到轨输入/输出缓冲级放大器。利用电阻产生的输入共模电平移动,该放大器可以在低于传统轨到轨输入级所限制的最小电压下工作,并在整个输入共模电压范围内获得恒定的输入跨导;它的输出级由电流镜驱动,实现了轨到轨电压输出,具有较强的负载驱动能力。该放大器在CSMC 0.6-μm CMOS数模混合工艺下进行了HSPICE仿真和流片测试,结果表明:当供电电压为5V,偏置电流为60μA,负载电容为10pF时,开环增益为87.7dB,功耗为579μW,单位增益带宽为3.3MHz;当该放大器作为缓冲级时,输入3VPP 10 kHz正弦信号,总谐波失真THD为53.2dB。
- 王为之
- 关键词:轨到轨放大器低压CMOS
- 基于模拟电路实现的模糊控制单元电路设计
- 本文提出了一系列基于标准CMOS工艺的电压型模拟电路单元,这些电路可以应用于模糊控制等相关领域;包括:类Gauss型隶属度函数电路,多输入电压求小电路和不需要除法器构成的电压控制的加权平均电路.这些电路结构简单,满足系统...
- 王为之靳东明
- 关键词:模糊控制器模糊神经网络模拟电路电路设计
- 文献传递
- 一种采用共栅频率补偿的轨到轨输入/输出放大器被引量:8
- 2006年
- 提出了一种采用共栅频率补偿的轨到轨输入/输出放大器,与传统的Miller补偿相比,该放大器不仅可以消除相平面右边的低频零点,减少频率补偿所需要的电容,还可获得较高的单位增益带宽.所提出的放大器通过CSMC0.6μm CMOS数模混合工艺进行了仿真设计和流片测试:当供电电压为5V,偏置电流为20μA,负载电容为10pF时,其功耗为1.34mW,单位增益带宽为25MHz;当该放大器作为缓冲器,供电电压为3V,负载电容为150pF,输入2.66VPP10kHz正弦信号时,总谐波失真THD为-51.6dB.
- 王为之靳东明
- 关键词:轨到轨放大器CMOS
- 低压工作的高速10bit Pipelined ADC
- 2008年
- 本文提出了一种低压工作的高速10bit Pipelined ADC。采用自举时钟采样和Cascode频率补偿等方法,该ADC可以在低电压下工作,并达到较高的带宽。该ADC在HJTC 0.18-μmCMOS数模混合工艺下进行了设计仿真和流片测试,结果表明:当供电电压为1.8V,采样频率为62.5MSample/s时,所设计的ADC对于1MHz的输入信号转换有效位数可以达到52.2dB SFDR、44.8dB SNR和44.3dB SNDR。
- 王为之
- 关键词:ADC低压CMOS
- 用于超宽带通信的低功耗4b 2GHz flash ADC
- 2009年
- 宽带信号的高速采集电路是超宽带(ultra-wideband,UWB)通信系统的基本单元,在满足高速采集要求的同时保持低功耗是设计的难题。该文通过改进全差分预放和高速比较器电路,设计了一个用于超宽带的4 b flash模数转换器(ADC),获得了2 GHz的采样速率,而功耗仅为38mW。基于和舰0.18μm CMOS工艺的仿真设计和流片测试结果表明,该ADC最大积分非线性(INL)和微分非线性(DNL)指标分别为+0.31/-0.28 LSB和+0.53/-0.36LSB;采样率在600 MHz以内时非杂散动态范围(SFDR)大于38 dB。所设计的ADC核心面积小于0.14 mm2。
- 张建良张盛王硕王为之周润德
- 关键词:模数转换器通信超宽带