赵淳
- 作品数:5 被引量:5H指数:1
- 供职机构:中国科学院微电子研究所更多>>
- 发文基金:中国科学院知识创新工程中国科学院“百人计划”更多>>
- 相关领域:自动化与计算机技术电子电信更多>>
- 基于RapidIO的片上网络扩展接口设计与实现被引量:1
- 2013年
- 片上网络被认为是一种适合未来多核处理器系统芯片的片上通信架构.随着片上计算资源数量的持续增多,片间通信逐渐成为影响片上计算和通信性能的重要因素.提出了一种基于RapidIO的高带宽、低延时片上网络扩展接口,用于满足多核系统芯片的片间通信需求.接口采用了层次化的设计方法以提高系统的应用灵活性,同时降低了硬件设计的复杂度.实验结果表明,扩展接口的硬件资源开销小,有效通信带宽达到8.92Gb/s.
- 赵淳梁利平
- 关键词:RAPIDIO片上网络扩展接口
- 基于多FPGA的片上网络模拟平台设计和实现被引量:1
- 2013年
- 针对片上网络的设计和优化问题,提出了一种基于多FPGA的片上网络模拟平台结构,用于加速片上网络的功能验证和性能评估.通过层次化设计和分布式流量管理器等技术,有效地提高了系统的灵活性,加速了片上网络的设计空间搜索.实验结果表明,多FPGA模拟平台不仅相对于传统的软件仿真具有500~10 000倍的加速比,与其他片上网络模拟平台相比也具有明显的速度优势.
- 赵淳梁利平
- 关键词:模拟平台片上网络软硬件
- 一种在三维动画引擎底层实现人机交互的方法
- 本发明公开了一种在三维动画引擎底层实现人机交互的方法。该方法包括:使用事件处理对象对拾取、平移、旋转和缩放操作进行了统一封装,分别构成事件响应函数;基于有限状态机,使用枚举变量定义事件处理对象的对应不同类型操作的工作状态...
- 任雁鹏赵淳罗汉青梁利平
- 文献传递
- 一种DSP和通用CPU一体化的处理器架构及其4核实现被引量:3
- 2014年
- 提出了一种DSP和通用CPU一体化的处理器架构,并完成了一款基于该架构的同构4核处理器设计和流片验证.该处理器基于VLIW结构,支持自主定义的DSP指令系统,兼容现有通用的MIPS 4KC处理器指令集,支持最大8个指令通道的并行发射.处理器在不改变CPU的指令编码以及执行顺序的前提下,实现了芯片结构上的DSP和CPU执行处理的一体化,适合在统一的平台上同时完成宽带通信和多媒体的信号和协议处理的嵌入式应用开发.处理器内核通过自主定义的DSP指令字中前后并行标识位和一条专用的前导paralink指令实现了DSP与CPU指令的并行发射.在4核处理器的同构架构上,采用了全局读局部写的多核间片上数据存储策略,在控制硬件开销的基础上实现片上数据的共享.仿真和流片验证结果表明,所提出的DSP和CPU一体化处理器架构可行,在宽带通信和多媒体等嵌入式应用上具有优势.
- 王志君梁利平洪钦智罗汉青王昳赵淳
- 关键词:多核处理器VLIW结构
- 一种在三维动画引擎底层实现人机交互的方法
- 本发明公开了一种在三维动画引擎底层实现人机交互的方法。该方法包括:使用事件处理对象对拾取、平移、旋转和缩放操作进行了统一封装,分别构成事件响应函数;基于有限状态机,使用枚举变量定义事件处理对象的对应不同类型操作的工作状态...
- 任雁鹏赵淳罗汉青梁利平