2024年11月8日
星期五
|
欢迎来到营口市图书馆•公共文化服务平台
登录
|
注册
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
张书
作品数:
2
被引量:1
H指数:1
供职机构:
同济大学
更多>>
相关领域:
自动化与计算机技术
电子电信
更多>>
合作作者
王颖
同济大学微电子中心
林正浩
同济大学微电子中心
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
1篇
期刊文章
1篇
学位论文
领域
2篇
自动化与计算...
1篇
电子电信
主题
2篇
电路
2篇
电路设计
2篇
高性能
1篇
点乘
1篇
优化设计
1篇
数据通道
1篇
嵌入式
1篇
嵌入式CPU
1篇
逻辑设计
1篇
浮点
1篇
浮点乘法器
1篇
CPU
1篇
LOAD
1篇
插值
机构
2篇
同济大学
作者
2篇
张书
1篇
林正浩
1篇
王颖
传媒
1篇
今日电子
年份
2篇
2005
共
2
条 记 录,以下是 1-2
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
32位高性能嵌入式CPU中Load Aligner模块的设计与实现
2005年
在CPU中,Load Aligner模块是DCACHE和数据通道之间的接口。从DCACHE中取出的数据只有通过Load Aligner模块重新排序,才能进入CPU的数据通道。本文讨论了该CPU中Load Aligner 模块的设计与实现,其中主要是数据通道部分的逻辑设计和电路设计,并给出了相关结果。
张书
王颖
林正浩
关键词:
嵌入式CPU
数据通道
逻辑设计
电路设计
高性能
高性能CPU中浮点乘法器的设计与实现
本文按照top-down的现代IC设计方法介绍了一种双精度浮点乘法器的设计方案和电路设计.由于实现尾数相乘的定点乘法器和对尾数的正确舍入是影响浮点乘法器性能的关键,所以本文重点对这两个方面进行优化设计.在尾数相乘部分,采...
张书
关键词:
浮点乘法器
CPU
电路设计
优化设计
文献传递
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张