您的位置： 专家智库 > >

徐渊

作品数：37 被引量：109H指数：4
供职机构：深圳大学更多>>
发文基金：国家自然科学基金深圳市科技计划项目更多>>
相关领域：自动化与计算机技术电子电信更多>>

合作作者

文献类型

  • 18篇期刊文章
  • 17篇专利
  • 2篇科技成果

领域

  • 19篇自动化与计算...
  • 10篇电子电信

主题

  • 9篇图像
  • 7篇信号
  • 5篇硬件
  • 5篇FPGA
  • 5篇传感
  • 4篇电路
  • 4篇深度信息
  • 4篇感器
  • 4篇传感器
  • 3篇延迟锁相环
  • 3篇延迟线
  • 3篇阵列
  • 3篇深度图
  • 3篇声纳
  • 3篇双目
  • 3篇双目视觉
  • 3篇锁相
  • 3篇锁相环
  • 3篇图像信号
  • 3篇现场可编程

机构

  • 34篇深圳大学
  • 7篇微电子有限公...
  • 5篇中国科学院
  • 1篇电子科技大学

作者

  • 37篇徐渊
  • 10篇朱明程
  • 4篇王亚洲
  • 3篇刘忠立
  • 3篇薄建国
  • 3篇杨波
  • 3篇赵德林
  • 3篇黄伟鑫
  • 3篇张志强
  • 3篇何凡
  • 2篇关则昂
  • 2篇胡勇
  • 2篇王少博
  • 2篇刘诗琪
  • 2篇赵光东
  • 1篇蔡良伟
  • 1篇庾清清
  • 1篇李昆华
  • 1篇潘志铭
  • 1篇李广军

传媒

  • 3篇电子产品世界
  • 3篇计算机与数字...
  • 2篇计算机工程
  • 2篇电子器件
  • 2篇中国集成电路
  • 1篇电子世界
  • 1篇电子科技大学...
  • 1篇计算机辅助设...
  • 1篇微电子学
  • 1篇半导体光电
  • 1篇深圳大学学报...

年份

  • 1篇2024
  • 1篇2023
  • 1篇2022
  • 2篇2020
  • 3篇2019
  • 4篇2018
  • 5篇2017
  • 4篇2016
  • 4篇2015
  • 1篇2014
  • 4篇2013
  • 1篇2012
  • 1篇2007
  • 1篇2006
  • 1篇2005
  • 2篇2003
  • 1篇2001
共 37 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
基于DLL延迟锁相环的图像深度信息测量装置
本申请提供基于DLL延迟锁相环的图像深度信息测量装置，图像深度信息测量装置包括：控制模块；驱动模块，其连接控制模块；图像传感器；光源驱动电路；激光器，其连接光源驱动电路，其接收并根据光源驱动信号输出调制光至标定物；DLL...
李力武徐渊范东勇黄志宇
文献传递
标准单元库设计方法、设计装置、标准单元库和CMOS图像传感芯片
本申请提供一种标准单元库设计方法、设计装置、标准单元库以及CMOS图像传感芯片，包括：定义标准单元库功能；使用支持3.3V电压的3.3V器件作为标准单元库的版图模板的设计基础，定义适用于3.3V器件的标准单元库的版图模板...
徐渊黄志宇谢刚张楷彬杨俊伟廖嘉雯
文献传递
一种基于FPGA的并行H.264/AVC编码器架构被引量：1
2015年
为了提高视频在高性能压缩效率和实时编码方面的性能,提出一种新型的并行处理架构。采用现场可编程门阵列(FPGA)实现整个H.264编码系统设计,包括帧内和帧间预测、变换编码等全部编码过程。针对FPGA的低频工作特点采用高度流水线设计、双缓存机制以及多时域工作等优化处理模式,设计一种快速的宏块匹配预测架构,将图像分辨率设置成可调参数,在Xilinx公司的Virtex-6芯片上应用该硬件系统。测试结果证明,该IP系统在保持较好压缩性能的基础上720P的帧率可达每秒34帧。
张建国关则昂徐渊刘劲松
关键词：视频编码器H.264编码帧内预测帧间预测现场可编程门阵列
一种像素单元及其去噪方法、动态视觉传感器、成像装置
本发明涉及一种动态视觉传感器的像素单元。像素单元包括像素感光电路，用于检测光信号，当检测到光信号有变化时产生并输出电信号；以及通信电路，与像素感光电路连接并输出电信号；还包括：邻域去噪电路，与像素感光电路、通信电路以及四...
徐渊黄志宇刘诗琪
文献传递
实时性智能视频分析处理系统
徐渊
产品概况：该实时性智能视频分析处理系统以FP6A芯片为载体，实现高性能视频处理与分析功能。该系统由以下各子系统组成1)360度实时全暴相机，实现300万-1000万高像素360度全景视频拍摄，帧率可达20fps以上。可用...
关键词：
MPEG-1 Layer2双声道定点音频编码器的硬件设计
2017年
MEPG-1 Layer2音频编解码在数字视音频广播领域有着广泛的应用。现有的MEPG-1 Layer2音频编码方案大多在DSP/CPU平台上用软件方式实现,算法本身实现起来复杂,且浮点数的运算本身占用更多的CPU资源,要实现实时性更多的依赖CPU的性能。论文采用全硬件的设计方法,设计实现了MEPG-1 Layer2双声道音频编码器,简化了算法的复杂度且实现了定点数的运算,使用Xilinx提供的ISE完成verilog代码的编写与综合,第三方软件Modelsim完成各功能模块的仿真,在VC707上完成验证,和MEPG-1 Layer2的音频软件编码相比实时性更好,资源使用更少。
史伟伟赵光东徐渊易子林周德福
关键词：MODELSIMVERILOG
一种基于正常状态判断方法的流体智能管理系统
本发明提出的一种基于正常状态判断方法的流体智能管理系统，包括流体处理装置、流体空间维度传感器、流体智能控制器以及执行器，其特征在于：所述流体空间维度传感器包括温度、浓度、流动、流量、液位传感器；所述流体智能控制器在获得空...
潘志铭俞文迪黄旭俞益飞徐渊林明雄
文献传递
基于FPGA的1553B总线IP核低功耗设计
2015年
MIL-STD-1553B(以下简称1553B)总线控制器软核主要描述了MIL-STD-1553B协议物理层和数据链路层的数字逻辑特性。功能包含总线控制器(BC)、远程终端(RT)、总线监控器(BM)三种。用户通过简单的逻辑接口即可以在三种功能之间进行切换。在IP核RTL代码设计中重点引入了低功耗设计中的门控时钟技术和时序调整技术,大大降低了IP核的动态功耗。整个系统架构的设计与验证是基于Xilinx公司的XC6SLX45T-3FGG484 FPGA芯片。IP核功耗分析工具采用Xilinx公司提供的XPower Analyzer软件。通过对比测试,该IP核方案在满足性能可靠的前提下能有效降低功耗。
徐渊关则昂刘柳张建国邱红燕
关键词：MIL-STD-1553B总线软核FPGA低功耗
采用Taguchi方法优化一种带外延层的PPD工艺参数被引量：1
2016年
引入Taguchi方法分析并优化一种带外延层的PPD结构(EPPD),并通过SILVACO软件进行验证。实验结果显示该方法通过对EPPD像素结构工艺参数的优化,提升了该结构抑制噪声的能力和光电转换性能。
徐渊陆河辉刘诗琪
关键词：外延层PPD
嵌入式系统接入因特网方案简介
2003年
本文对目前常用的非 PC 嵌入式系统接入互联网方案进行了介绍,并对几种嵌入式系统接入互联网方案进行比较,阐述了非 PC 系统接入互联网的关键,期望找到一个非 PC 环境接入因特网的理想方案。文中重点介绍了硬件尤其是 ASIC 实现互联网接入的方案。随着微电子技术的发展,这将是一个最值得关注、最有前途的方向。
赵德林徐渊刘忠立薄建国
关键词：嵌入式系统因特网接入方案TCP/IP协议
全选 清除 导出
共4页<1234>
聚类工具0