王澧
- 作品数：15 被引量：9H指数：2
- 供职机构：中国电子科技集团第五十八研究所更多>>
- 发文基金：江苏省自然科学基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 一种可配位宽的嵌入式存储器
- 本发明涉及一种集成电路存储系统，更具体来说是一种可配置位宽的嵌入式存储器。包括，第一存储阵列、第二存储阵列、第三存储阵列和第四存储阵列，分别与四个存储阵列连接的读写接口模块，与读写接口模块连接的位宽多路选择器，与位宽多路...
- 杨超王澧刘俊池胡凯
- 基于AMBA总线的3DES算法IP核的设计与实现被引量：1
- 2015年
- 基于AMBA2.0总线,设计并实现了一种使用3DES加密算法的IP核。该设计通过了行为级功能仿真和综合后的时序仿真,成功运用于一款32位浮点DSP芯片中,并且用TSMC 65 nm CMOS工艺实现。目前该IP核已经投入使用,在500 MHz的工作频率下,3DES加/解密速率达到615 Mbps,可以满足大部份系统数据处理的需求。
- 王澧张玲屈凌翔
- 关键词：IP核AMBA总线
- 一种PCIe总线MAC模块的设计与验证
- 2015年
- 根据PCI Express 2.0协议,介绍了PCI Express总线的基本概念,并着重对物理层的基本功能以及内部构成进行了详细说明。在此基础上,采用自顶向下的设计方法,完成了物理层中关键的MAC子层部分的电路设计。另外还搭建了一套验证平台,可自动生成数据包并进行比对,完成了模块的功能验证。最后使用FPGA进行验证,PCIe接口可以正常工作,设计达到了预期的目标。目前用户时钟已稳定工作在250 MHz,可以满足大部分系统数据处理的需求。
- 王澧王蕾张玲
- 关键词：MACFPGA
- 基于九管存储单元的嵌入式SRAM设计
- 2010年
- 为了解决深亚微米及纳米尺寸下SRAM设计在可靠性及其他性能方面所面临的挑战,在分析不同存储单元的基础上,提出了一种优化的具有高稳定性的九管存储单元,并采用9管存储阵列,设计了一款高可靠性的512×32位SRAM。基于TSMC 0.18μm CMOS工艺,对电路进行仿真。实验结果表明:该SRAM在250MHz工作频率下,存储阵列中数据的读写稳定性高,阵列功耗为7.76mW,数据读出时间为0.86ns,电路面积仅比采用传统6管单元增加13.5%。
- 区夏彭力王澧
- 关键词：SRAM
- 一种DSP用数模混合型锁相环设计
- 2010年
- 提出了一种用于DSP的高性能低噪声高速电荷泵锁相环电路。其鉴频鉴相器模块具有高速、无死区等特点;电荷泵模块在提高开关速度的基础上改进了拓扑结构,使充放电电流的路径深度相同,更好地实现了匹配。为了达到宽调谐范围的目的,电荷泵模块采用1.8V电源电压,而压控振荡器模块采用3.3V,这样可充分利用电荷泵的输出电压范围实现宽调谐。电路设计基于0.18μm1P6MCMOS工艺,结果表明,锁相环电路功耗为34mW,中心频率100MHz,频率输出范围50MHz～400MHz,各项性能满足设计指标要求,并使芯片噪声、速度和功耗最优。各模块电路可应用于其他相应的功能电路,对相关领域的设计具有一定的参考意义。
- 王澧王一竹
- 关键词：锁相环DSP压控振荡器电荷泵
- ADC中高精度转换序列发生器的设计被引量：2
- 2013年
- 在信号处理过程中,自然界的模拟信号首先要经过A/D转换器(ADC)变换成数字信号,送到DSP中。文章设计了一种高精度的转换序列发生器,能分别单独处理8位数据,并行后能处理16位数据。这意味着ADC每收到一个启动转换请求,模块可以自动执行多次转换。对于每一次转换,可以通过模拟多路开关选择16个可用输入通道中的任何一个。转换结束后,所选通道的转换结果被保存在相应的结果寄存器中。也可以对同一个通道采样多次,允许用户使用"过采样",其较传统的单次采样转换结果提供了更高的精度。该设计为高精度DSP的设计提供了良好的技术基础。
- 万清徐新宇薛海卫王澧
- 关键词：数字信号处理器数模转换器
- 高速高带宽AHB总线到低速低带宽AHB总线的双向转换桥
- 本发明提供了一种高速高带宽AHB轻量级总线到低速低带宽AHB轻量级总线相互通信的双向总线桥。包括高速高带宽AHB轻量级总线对低速带宽AHB轻量级总线的主从桥，以及低速带宽AHB轻量级总线对高速高带宽AHB轻量级总线的主从...
- 李天阳于麦可王澧
- 一种可配位宽的嵌入式存储器
- 本发明涉及一种集成电路存储系统，更具体来说是一种可配置位宽的嵌入式存储器。包括，第一存储阵列、第二存储阵列、第三存储阵列和第四存储阵列，分别与四个存储阵列连接的读写接口模块，与读写接口模块连接的位宽多路选择器，与位宽多路...
- 杨超王澧刘俊池胡凯
- 文献传递
- 高速高带宽AHB总线到低速低带宽AHB总线的双向转换桥
- 本发明提供了一种高速高带宽AHB轻量级总线到低速低带宽AHB轻量级总线相互通信的双向总线桥。包括高速高带宽AHB轻量级总线对低速带宽AHB轻量级总线的主从桥，以及低速带宽AHB轻量级总线对高速高带宽AHB轻量级总线的主从...
- 李天阳于麦可王澧
- 文献传递
- 百万门系统级芯片的时钟树设计被引量：5
- 2014年
- 层次化设计是片上集成芯片开发采用的主流方法,它是一种自底向上的流程。但层次化设计也带来了时钟树设计难以掌握的问题。针对一款复杂So C系统芯片时钟树设计,详细分析了层次化时钟树综合需要解决的关键点,并提出有效的解决方案。实验表明该方案可以迅速实现时钟树收敛,提高设计效率。
- 张玲王澧
- 关键词：SOC时钟树综合层次化信号完整性
