国家高技术研究发展计划(60475018) 作品数:6 被引量:21 H指数:3 相关作者: 黄水龙 王志华 更多>> 相关机构: 清华大学 更多>> 发文基金: 国家重点基础研究发展计划 国家高技术研究发展计划 更多>> 相关领域: 电子电信 更多>>
快速建立时间的自适应锁相环 被引量:7 2007年 该文简要讨论了环路性能(建立时间,相位噪声和杂散信号)和环路参数(带宽,相位裕度等)的相互关系。提出并分析了一种自适应的具有快速建立时间的锁相环结构及其关键模块(鉴相鉴频器和电荷泵)。该结构基于两个环路:粗调谐环路和精调谐环路。粗调谐环路用于快速收敛,而精调谐环路用于精细的调整。环路参数调整连续发生,无需切换环路滤波器元件和外面的控制信号。基于SMIC0.18μm1.8VCMOS工艺的Spectre仿真表明:粗调谐鉴相鉴频器能够有效地关断粗调谐回路;电荷泵上下电流具有小于0.1%的静态失配特性;在相同的环路带宽下与传统的锁相环相比,自适应锁相环能减少超过30%的建立时间。 黄水龙 王志华关键词:锁相环 电荷泵 一种新的锁相环自调谐方案 2006年 提出了一种用数字和模拟电路的方法实现宽调谐范围,减小VCO增益的方案。该方案将宽调谐范围分成一系列相互重叠的子带,用数字调谐电路来设置安排正确的子带频率,结合模拟调谐,锁相环(PLL)能锁定到正确的频率值。深入讨论了方案的具体实现及相关问题,并实现了一个调谐范围为1.7~2.1GHz,控制位为5位的自调谐锁相环。Spectre Verilog仿真表明,电路能够有效地工作,在20μs内完成自调谐,并自动切换到模拟调谐,且能工作在复位自调谐和信道切换自调谐两种工作模式,适合应用在全集成、宽调谐范围的VCO锁相环中。 黄水龙 王志华关键词:锁相环 自调谐 压控振荡器 一种通用的可编程双模分频器(英文) 被引量:2 2007年 提出了一种通用的可编程双模分频器,电路主要由3部分组成9/8预分频器,8位可编程计数器和ΣΔ调制器构成。通过打开或者关断ΣΔ调制器的输出来实现分数和整数分频两种工作模式,仅用一个可编程计数器实现吞脉冲分频器的功能。9/8预分频器采用提高的TSPC动态触发器实现,而可编程分频器和调制器采用数字综合后布局布线的方法实现。基于SMIC0.18μm1.8V电源CMOS工艺的SpectreVerilog仿真表明它能在分频比56-2047范围内工作,最大工作频率大于2GHz,消耗的电流小于4mA,适合应用在高性能的频率综合器中。 黄水龙 王志华关键词:分频器 ∑△调制器 计数器 CMOS分数频率综合器设计技术 被引量:5 2005年 现代无线通信要求频率综合器同时满足快速切换时间,小信道宽度和低噪声性能三方面的要求。分数N频率综合器在这方面的优良特性使得它在现代无线通信系统中被广泛使用。文章系统地讨论了用CMOS工艺实现分数频率综合器的技术问题,并对频率综合器的发展方向和面临的挑战提出了一些看法。 黄水龙 王志华关键词:频率综合器 电荷泵 环路滤波器 分频器 ∑-△调制器 一个自调谐,自适应的1.9GHz分数/整数频率综合器 被引量:5 2006年 本文提出了一个具有自调谐,自适应功能的1.9GHz的分数/整数锁相环频率综合器.该频率综合器采用模拟调谐和数字调谐相结合的技术来提高相位噪声性能.自适应环路被用来实现带宽自动调整,可以缩短环路的建立时间.通过打开或者关断ΣΔ调制器的输出来实现分数和整数分频两种工作模式,仅用一个可编程计数器实现吞脉冲分频器的功能.采用偏置滤波技术以及差分电感,在片压控振荡器具有很低的相位噪声;通过采用开关电容阵列,该压控振荡器可以工作在1.7GHz^2.1GHz的调谐范围.该频率综合器采用0.18μm,1.8VSM IC CMOS工艺实现.SpectreVerilog仿真表明:该频率综合器的环路带宽约为100kHz,在600kHz处的相位噪声优于-123dBc/Hz,具有小于15μs的锁定时间. 黄水龙 王志华 马槐楠关键词:频率综合器 压控振荡器 电荷泵 自调谐 自适应 一种改进的高性能全差分电荷泵设计 被引量:3 2006年 简要讨论了电荷泵中的非线性问题及常用的一些结构,提出了一种改进的基于负反馈的全差分电荷泵结构。它由充电/放电模块,共模反馈电路以及偏置电路组成。负反馈结构使得输入能有效跟踪输出,实现高的上下电流匹配;而共模反馈通过稳定输出静态工作点来抑制差分输出线上的共模扰动。为了测试电荷泵对锁相环路的影响,基于0.25μm 2.5 VCMOS工艺实现了一个电荷泵原型,并用verilogA对锁相环路的其它模块建模。仿真和计算表明:在0.3 V到2.3 V的电压范围内,电流静态失配小于0.01%,在100 kHz环路带宽下,能获得<-75 dBc的杂散电平,适合应用在高性能的锁相环中。 黄水龙 王志华关键词:电荷泵 锁相环 杂散信号