公共文化服务平台

Low Power Polarity Conversion Based on the Whole Annealing Genetic Algorithm被引量：4: 2008年; For an n-variable logic function,the power dissipation and area of the REED-MULLER （RM） circuit corresponding to each polarity are different. Based on the propagation algorithm of signal probability,the decomposition algorithm of a multi-input XOR/AND gate,and the multiple segment algorithm of polarity conversion,this paper successfully applies the whole annealing genetic algorithm （WAGA） to find the best polarity of an RM circuit. Through testing eight large-scale circuits from the Microelectronics Center North Carolina （MCNC） Benchmark, the SYNOPSYS synthesis results show that the RM circuits corresponding to the best polarity found using the proposed algorithm attain average power,area,and max delay savings of 77.2% ,62.4% ,and 9.2% respectively,compared with those under polarity 0.; 汪鹏君陆金刚陈恳徐建

三值绝热门控串行数值比较器设计被引量：1: 2010年; 通过对数值比较器、多值逻辑电路和绝热电路工作原理及结构的研究,提出一种新型的三值绝热门控高位先行串行数值比较器设计方案.该方案利用电路三要素理论,分别推导出构成三值绝热门控串行数值比较器的三值绝热文字电路和一位三值绝热数值比较器的元件级函数表达式及相应的电路结构.PSPCIE模拟结果表明,所设计的电路逻辑功能正确,具有绝热电路能量恢复的特点,将其与传统三值CMOS高位先行串行比较器相比,平均节省功耗约90%.; 李昆鹏汪鹏君; 关键词：绝热多值逻辑比较器电路设计

具有预计算功能的新型绝热数值比较器设计被引量：1: 2010年; 该文通过对钟控传输门绝热逻辑(Clocked Transmission Gate Adiabatic Logic,CTGAL)电路和数值比较器电路工作原理及结构的研究,提出了一种基于CTGAL电路的具有预计算功能的新型绝热数值比较器设计方案。该方案具有冗余抑制作用,将其与利用PAL-2N电路设计的低功耗绝热数值比较器相比,功耗节省平均约60%。PSPCIE模拟结果表明,此数值比较器逻辑功能正确,低功耗特性明显。; 汪鹏君曾小旁; 关键词：低功耗电路设计

基于CTGAL电路的并行前缀加减法器设计: 2008年; 通过对钟控传输门绝热逻辑(Clocked Transmission Gate Adiabatic Logic,CTGAL)电路和加法器电路的研究,提出了一种基于CTGAL电路的绝热并行前缀加减法器设计方案。对依据此方案设计的几种并行前缀加减法器进行计算机模拟、分析和比较,结果表明:Ladner-Fischer并行前缀加减法器更适合用CTGAL电路实现,且与利用PAL-2N(Pass-transistor Adiabatic Log-ic-2NMOS)电路设计的绝热并行前缀加减法器相比,该加减法器的每个周期平均节省能耗约56%。; 徐建汪鹏君; 关键词：低功耗电路设计

基于神经MOS管的新型反相器设计: 2009年; 通过对神经MOS管特性的研究,提出了一种阈值可控反相器的设计方案。该反相器在结构上与普通CMOS反相器相似,由一个神经MOS管和一个常规MOS管构成。利用神经MOS管阈值可控特性实现反相器的阈值控制功能。最后,采用0.25μm CMOS工艺,利用PSPICE模拟验证了所设计的电路具有正确的逻辑功能,与相同功能的常规反相器比较,该反相器功耗节省46%。; 张跃军汪鹏君; 关键词：反相器电路设计

基于CTGAL电路的低功耗十进制复位计数器设计: 2009年; 通过对计数器和钟控传输门绝热逻辑电路工作原理及结构的研究,提出一种带复位功能的低功耗十进制计数器设计方案.新方案利用CTGAL电路钟控传输门对输入信号进行采样,然后通过自举操作的NMOS管和CMOS-latch结构对输出负载进行全绝热方式充放电,并通过计数器预置复位端结构实现进制可变计数器的设计.PSPICE的模拟结果表明:所设计的电路具有正确的逻辑功能,在相同工作频率下,与传统CMOS电路实现的十进制计数器相比,平均节省能耗约82%.; 高虹汪鹏君; 关键词：十进制计数器低功耗

基于XNOR／OR逻辑的低功耗最佳极性搜索被引量：12: 2008年; 本文通过对XNOR/OR逻辑表达式、信号概率传递算法和极性转换算法的研究,提出了一种基于XNOR/OR逻辑的低功耗最佳极性搜索算法.由于算法所用的成本函数包含功耗和面积两方面因素,因此能实现功耗和面积的同时优化.通过对10个MCNC Benchmark电路的测试表明,算法对最佳极性的搜索相当有效:与极性0时的XNOR/OR电路相比,算法搜索到的最佳极性所对应的电路,功耗和面积平均节省分别达到68.4%和34.2%.; 汪鹏君陆金刚; 关键词：低功耗

基于钟控神经MOS管的多值双边沿D触发器设计被引量：1: 2009年; 通过对钟控神经MOS管特性和冗余抑制技术的研究,提出了一种新型多值双边沿D触发器的设计方案.该方案利用钟控神经MOS管多输入栅加权信号控制、浮栅上的电容耦合效应及具有对浮栅进行初始化并将数据保存在浮栅上等特性,实现D触发器的多值输出.与传统触发器相比较,此多值触发器不但减少时钟冗余信号,降低电路功耗,提高电路效率,而且无需改变电路的结构就可实现不同基的多值D触发器.最后,采用0.25μmCMOS工艺,利用PSPICE模拟验证了所设计的电路具有正确的逻辑功能,并与相同功能多值D触发器比较,多值双边沿D触发器具有明显的低功耗特性.; 张跃军汪鹏君

基于电路三要素理论的四值同步可逆计数器设计被引量：2: 2009年; 通过对电路三要素(信号、网络和负载)理论和五值代数理论的研究,提出了四值D触发器的元件级结构设计方案.根据可逆计数器的功能特性,采用该四值D触发器设计了具有复位功能的四值同步可逆计数器.PSPICE模拟验证所设计的电路具有正确的逻辑功能.; 曾小旁汪鹏君; 关键词：电路三要素理论四值逻辑可逆计数器

基于CTGAL电路的进制可变计数器设计: 2008年; 通过对计数器和钟控传输门绝热逻辑(clocked transmission gate adiabatic logic,CTGAL)电路工作原理及结构的研究,提出了基于CTGAL电路的四/八/十六进制可变计数器设计方案,与传统CMOS电路实现的四/八/十六进制计数器相比,在相同工作频率下,平均节省能耗约87%。HSPICE模拟结果表明了所设计的电路具有正确的逻辑功能和显著的低功耗特性。; 戴静徐建; 关键词：计数器低功耗

渝B2-20050021-1　渝公网安备 50019002500403号　违法和不良信息举报中心　互联网出版许可证　新出网证(渝)字10号

浙江省科技计划项目(2008C21166)