本文设计了一个高效的RLDRAM II SIO存储器控制器,该控制器针对网络处理器中IP分组缓存系统的存储特点进行了优化,将数据碎片、存储体冲突对带宽利用率的影响大大减小,该控制器实现后应用于THNPU-1网络处理器中,测试表明,设计的控制器将RLDRAM II SIO存储器的带宽利用率的最低点从50.8%提高到88.9%。
为了减少网络拥塞并充分利用链路带宽,当在转发节点与目的子网间存在有多条等价路径(ECMPs)时,流量负载应该在ECMPs间均衡分配,并且属于同一个TCP流的IP分组应该按照相同顺序到达目的主机.本文提出了一种基于LRU(Least Recently Used Algorithm)Cache和计数统计的算法.该算法通过为每条ECMP分配一个计数器,利用计数统计从而考虑到了IP分组的长度差异.使用相对计数以及对某些情况增加约束条件解决了计数器溢出问题.UDP分组只需要作为调节负载均衡的流量.更进一步,对于去往同一目的子网的不同主机的TCP流的时延差异被转化为cache中的表项失效的时间长度差.仿真实验表明,当ECMPs间的时延差不显著的情况下,只需要很小的存储空间,且每次cache查找只需要一个时钟周期,负载均衡接近最优,此时只有2%的分组出现乱序.
对网络中流通的数据进行截获分析是限制和打击网络黑客和网络犯罪的重要手段。然而目前基于有限状态机的截获算法由于实现成本和复杂度的限制,吞吐量较低,难以满足网络核心级的截获速度要求。该文以高速无感截获为目标,利用基于BCAM(b inary con ten t access ib le m em ory)的非状态机结构提出了一种可实现无感截获的高效易行方案。该方案从减少系统成本和实现复杂度出发,通过原创性地采用BCAM避开了设计状态机所需的复杂硬件结构,使方案更简洁高效,同时降低了系统成本,实现了汉字的高速过滤截获,能满足网络核心级,例如O c48链路速度(即2.5G b/s)无感截获系统的要求。
