公共文化服务平台

共 8 条记录，以下是 1-8

全选清除导出

排序方式：

12-GHz 0.25μmCMOS 1:2动态分频器被引量：10: 2003年; 基于D触发器的电路结构 ,采用TSMC 0 .2 5 μmCMOS工艺 ,成功地实现了12GHz 1:2动态分频器。经测试 ,该分频器在输入信号频率为 10 .5 3GHz时 ,最小可分频幅度小于 2mV ,输入信号单端幅度小于 30 0mV时 ,可分频范围为 7GHz～ 12GHz。电源电压 3.3V ,核心功耗 2 4mW。; 王欢王志功冯军朱恩陆建华陈海涛谢婷婷熊明珍章丽; 关键词：D触发器 CMOS工艺电路设计锁存器

0.6μm CMOS Laser Diode Driver for Optical Access Networks: 2003年; Using native CMOS technology,EDA tool,and adopting full-custom design methodology,a laser diode driver for the use of STM-1 and STM-4 optical access network,is realized by CSMC-HJ 0.6μm CMOS technology to modulate laser diodes at 155Mb/s (STM-1),622Mb/s (STM-4) with adjustable modulation current from 0 to 50mA for an equivalent 50Ω load.The maximum modulation voltage is over 2.5V pp corresponding to a 3V DC bias for output stage.The time range of rise and fall from 360ps to 471ps is measured from the output voltage pulse.The RMS jitter is no more than 30ps for four bit rates.The power consumption is less than 410mW under a power supply voltage of 5V.According to the experimental results,the laser diode driver achieves the same level as their counterparts worldwide.; 梁帮立王志功田俊夏春晓章丽熊明珍; 关键词：CMOS

基于逻辑设计的光纤通信8B/10B编解码方法研究被引量：38: 2003年; 本文研究了8B/10B编码中的内在相关性,并在此基础上提出一种基于逻辑设计的编、解码方法,以达到简化实现结构,用于大规模集成电路设计的目的。仿真结果证明本方法的逻辑运算量小、速度快、可靠性高。同时根据仿真需要,采用0.25μm CMOS工艺制作了编解码芯片中TSPC结构D触发器,其电路面积仅为200μm2。经测试,芯片的工作频率可从150MHz一直到2.37GHz。在50欧姆负载条件下,2.37GHz时钟的二分频信号的电压峰-峰值为1.58V,信号占空比为49%,相位抖动为4ps rms。该测试结果为采用本方法设计不同速率的超高速编解码芯片奠定了基础。; 赵文虎王志功费瑞霞朱恩吴微; 关键词：解码逻辑运算集成电路

用于SDH系统的STM-64级别(10GHz)的时钟恢复电路: 2000年; 本文叙述基于 0 .18μm CMOS工艺的 10 GHz时钟恢复电路的设计。其核心电路采用了辅以 PL L的注入同步窄带环形压控振荡器 (ISNR-VCO,injection-synchronized narrowband ring-VCO)。模拟结果表明 ,该电路能够工作在 10 GHz频率上 ,注入信号峰值 0 .4 2 V时 ,同步范围可以达到 3 60 MHz。; 顾峥王志功冯军谢婷婷; 关键词：CMOS工艺 SDH 光纤通信

基于光纤通信可编程复接集成电路研究被引量：3: 2003年; 本文提出了一种可编程复接方法和结构 ,通过对编程端的设置可得到 2∶1、3∶1、4∶1及 5∶1的复接模式 .该方法鲁棒性强、应用范围广 ,其组合可实现除包含大于 6的质数之外所有路数的复接 ,解决了光纤通信系统中不同复接模式对应不同复接结构的问题 .通过理论推导 ,本文着重分析了器件延时和时钟相位对芯片工作的影响 ,并指出了解决途径 .基于本方法和结构的全定制单片集成电路采用 0 35 μmCMOS工艺制造 ,芯片面积为 2 4 19mm2 ,实现了串行输出最高数据速率为 1 6 2Gbps的 10∶1复接 .在 1 2 5Gbps标准速率 ,工作电压 3 3V ,负载为 5 0Ω的条件下 ,功耗仅为174 84mW ,输出电压峰峰值可达到 2 4 2V ,占空比为 4 9% ,抖动为 35psrms.测试结果表明芯片在复接性能、速度、功耗和面积优化方面的先进性 ,可满足不同吉比特率通信系统的要求。; 赵文虎王志功吴微朱恩; 关键词：光纤通信复接器互补金属氧化物半导体工艺集成电路

1.25 Gbps并串转换CMOS集成电路被引量：8: 2003年; 分析了由超高速易重用单元构造的树型和串行组合结构 ,实现了在输入半速率时钟条件下 1 0路到1路吉比特率并串转换。通过理论推导着重讨论了器件延时和时钟畸变对并串转换的影响 ,指出了解决途径。芯片基于 0 .3 5μm CMOS工艺 ,采用全定制设计 ,芯片面积为 2 4.1 9mm2 。串行数据输出的最高工作速率达到 1 .62 Gbps,可满足不同吉比特率通信系统的要求。在 1 .2 5 Gbps标准速率 ,工作电压 3 .3 V,负载为 5 0 Ω的条件下 ,功耗为 1 74.84m W,输出电压峰 -峰值可达到 2 .42 V,占空比为 49% ,抖动为 3 5 ps rms。测试结果和模拟结果一致 ,表明所设计的电路结构在性能、速度、功耗和面积优化方面的先进性。文中设计的芯片具有广泛应用和产业化前景。; 赵文虎王志功吴微朱恩; 关键词：CMOS 吉比特以太网并串转换互补金属氧化物半导体工艺集成电路

TDM系统高速CMOS单片集成复用/解复用器的研究被引量：1: 2004年; 本文分析了TDM系统中复用器和解复用器的电路结构 ,通过比较各种结构之间的优缺点和应用特点 ,提出了 10Gb/s速率工作的复用和解复用器结构及其内部所应采用的电路 .进而 ,本文着重研究了系统中关键的同步电路 ,给出了具体的设计和优化方法 .采用TSMC 0 .2 5 μmCMOS工艺 ,本文制作了四种不同的同步触发器并对其性能进行了比较 ,其中双预充电TSPC触发器可工作在 4GHz .以此为基础 ,本文还设计了半静态结构工作在 1.2 5Gb/s速率的 10 :1复用器、1∶10解复用器以及TSPC结构工作在 1.5 6 2 5Gb/s速率的 5∶1复用器和CML结构工作在 10Gb/s速率的1∶4解复用器 ,通过在晶片测试 ,其结果表明电路功能正确、工作稳定 ,达到了设计要求 ,证明了本文提出的设计方法的可行性和正确性 .; 赵文虎王志功沈桢朱恩; 关键词：复用器解复用器 CMOS工艺集成电路

2.9GHz0.35μm CMOS低噪声放大器被引量：22: 2001年; 随着特征尺寸的不断减小 ,深亚微米CMOS工艺其MOSFET的特征频率已经达到 5 0GHz以上 ,使得利用CMOS工艺实现GHz频段的高频模拟集成电路成为可能 .越来越多的射频工程师开始利用先进的CMOS工艺设计射频集成电路 ,本文给出了一个利用 0 3 5 μmCMOS工艺实现的 2 9GHz单片低噪声放大器 .放大器采用片内集成的螺旋电感实现低噪声和单片集成 .在 3伏电源下 ,工作电流为 8mA ,功率增益大于 10dB ,输入反射小于 - 12dB .; 陶蕤王志功谢婷婷陈海涛; 关键词：CMOS工艺低噪声放大器螺旋电感

全选清除导出

共1页<1>

国家杰出青年科学基金(69825101)