您的位置: 专家智库 > >

福建省科技厅资助项目(2003Q013)

作品数:5 被引量:10H指数:2
相关作者:张国成张红赖松林陈新江浩更多>>
相关机构:福州大学苏州市江海通讯发展实业有限公司更多>>
发文基金:福建省科技厅资助项目福建省科技重点项目更多>>
相关领域:电子电信更多>>

文献类型

  • 5篇中文期刊文章

领域

  • 5篇电子电信

主题

  • 2篇带隙基准
  • 2篇译码
  • 2篇译码器
  • 1篇带隙
  • 1篇带隙基准电压
  • 1篇带隙基准电压...
  • 1篇带隙基准源
  • 1篇低功耗
  • 1篇低温漂
  • 1篇电台
  • 1篇电压
  • 1篇电压源
  • 1篇振荡器
  • 1篇中路
  • 1篇输出可调
  • 1篇频率合成器
  • 1篇维特比
  • 1篇维特比译码
  • 1篇维特比译码器
  • 1篇晶体管

机构

  • 4篇福州大学
  • 1篇苏州市江海通...

作者

  • 2篇陈新
  • 2篇赖松林
  • 2篇张红
  • 2篇张国成
  • 1篇于映
  • 1篇章杰
  • 1篇程树英
  • 1篇林培杰
  • 1篇江浩
  • 1篇程凯
  • 1篇王春光

传媒

  • 2篇电子工程师
  • 1篇应用科技
  • 1篇固体电子学研...
  • 1篇现代电子技术

年份

  • 1篇2014
  • 4篇2007
5 条 记 录,以下是 1-5
排序方式:
一种低功耗全差分交叉耦合环形振荡器设计被引量:2
2014年
提出了芯片内部振荡器的一种设计方案,该振荡器采用了全差分环形振荡器的结构,其延迟单元使用了共模反馈和交叉耦合晶体管对对频率进行调节校准,抑制相位噪声能力强。还提出了一种新型的基准源结构,这种结构产生的电流温漂系数小、电源抑制比高。该设计基于CSMC 0.35μm CMOS工艺,测试结果表明,在3.3V的低电源电压下,振荡频率抖动范围很小,中心频率在11.4MHz,功耗仅为1.4mW。
程凯赖松林程树英林培杰章杰
关键词:环形振荡器带隙基准源共模反馈
以DDS为参考的PLL在现代电台设计中的应用
2007年
介绍了DDS(直接数字频率合成)技术及PLL(锁相环)频率合成技术的工作原理及特点,给出了现代电台设计中基于DDS的频率合成器的设计方案。采用DDS输出作为参考的PLL频率合成器非常适合用做现代电台的本振。
蒋英超
关键词:DDSPLL频率合成器电台
一种低温漂输出可调带隙基准电压源的设计被引量:5
2007年
带隙基准电压源是利用PN结电压的负温度系数和不同电流密度下两个PN结电压差的正温度系数电压相互补偿,而使输出电压达到很低的温度漂移。带隙电压基准具有低温度系数、高电源抑制比、低基准电压以及长期稳定性等优点。根据带隙基准电压源理论,在传统CMOS带隙电压源电路结构的基础上,采用一级温度补偿、电流反馈等技术,设计出了一种高精度、输出可调的带隙电压基准源。该电路具有精度高,输出电压可调,稳定性好,易于实现的特点。
张国成于映江浩赖松林张红
关键词:CMOS带隙电压源
维特比译码器中幸存路径存储器的一种新的实现方法被引量:3
2007年
在维特比译码器中,幸存路径存储器管理的软件、硬件实现都是重要的问题.实现的方法不同,对于电路的影响也不同.在此提出了一种幸存路径存储器的新实现方法,与传统的回溯法和寄存器法相比,该方法具有存储器用量少、译码延迟小的特点.
张红陈新张国成
关键词:维特比译码器
大约束度Viterbi译码器中路径存储单元的设计被引量:1
2007年
维特比(Viterbi)译码器由于其优良的纠错性能,在通信领域有着十分广泛的应用。用FPGA实现Viterbi译码算法时,其硬件资源的消耗与译码速度始终是相互制约的两个方面,通过合理安排加比选单元和路径度量存储单元可有效缓解这一矛盾。基于基4算法所提出的同址路径度量存储管理方法能在提高译码速度同时有效降低译码器的硬件资源需求。
王春光陈新
关键词:VITERBI译码器FPGA
共1页<1>
聚类工具0