您的位置： 专家智库 > >

国家高技术研究发展计划(2005AA1Z12305-2)

作品数：4 被引量：18H指数：3
相关作者：童家榕来金梅孙劼侯慧马晓骏更多>>
相关机构：复旦大学更多>>
发文基金：国家高技术研究发展计划上海-AM基金国家自然科学基金更多>>
相关领域：电子电信电气工程自动化与计算机技术更多>>

文献类型

  • 4篇中文期刊文章

领域

  • 2篇电子电信
  • 1篇电气工程
  • 1篇自动化与计算...

主题

  • 3篇现场可编程
  • 2篇阵列
  • 2篇现场可编程门...
  • 2篇门阵列
  • 2篇可编程门阵列
  • 2篇FPGA
  • 1篇电路
  • 1篇移位寄存器
  • 1篇设计实现
  • 1篇时钟
  • 1篇时钟偏差
  • 1篇数据通路
  • 1篇同构
  • 1篇图同构
  • 1篇匹配度
  • 1篇子图
  • 1篇子图同构
  • 1篇现场可编程逻...
  • 1篇芯片
  • 1篇逻辑器件

机构

  • 4篇复旦大学

作者

  • 4篇来金梅
  • 4篇童家榕
  • 1篇陈利光
  • 1篇马晓骏
  • 1篇孙承绶
  • 1篇侯慧
  • 1篇张军营
  • 1篇黄均鼐
  • 1篇蔡丹
  • 1篇于薇
  • 1篇孙劼

传媒

  • 1篇电子学报
  • 1篇计算机工程
  • 1篇微电子学与计...
  • 1篇电路与系统学...

年份

  • 2篇2008
  • 1篇2007
  • 1篇2006
共 4 条 记 录，以下是 1-4
全选 清除 导出
排序方式：
基于SRAM的FPGA连线资源的一种可测性设计被引量：5
2008年
FPGA(Field Programmable Gate Array)中连线资源所占面积最大,结构复杂,出现故障概率大,如何减少它的测试时间以降低测试成本,是很多研究者共同的目标。本文提出在FPGA芯片内插入多条移位寄存器链,只对开关盒连线资源进行编程下载,使得开关盒连线资源的测试时间比传统方法减少99%以上,大大减少了测试时间,降低了测试的成本。
张军营黄均鼐来金梅童家榕
关键词：FPGA可测性设计故障诊断
FPGA芯片中边界扫描电路的设计实现被引量：3
2007年
应用在FPGA芯片中的边界扫描电路侧重于电路板级测试,兼顾芯片功能测试,同时提供JTAG下载方式。FPGA芯片的规模越来越大,引脚数目越来越多,边界扫描单元也随之相应增加。在此情况下,边界扫描电路设计时为了避免移入错误数据,对时钟偏差提出了很高的要求。同时,由于扫描链包含大量的边界扫描单元,在板级测试时,大大降低了有效测试速率。针对这两个问题,提出了对边界扫描单元的改进方式,改进后的边界扫描电路不仅可实现测试、编程功能,而且大大提高了电路抗竞争能力,保证电路正常工作。改进后的电路使边界扫描寄存器链的长度可以改变,使有效测试速率提高了20倍左右。
于薇来金梅孙承绶童家榕
关键词：现场可编程门阵列时钟偏差板级测试
适用于数据通路的可编程逻辑器件FDP100K被引量：8
2006年
设计研制了一款适用于数据通路的10万门容量的FPGA器件FDP100K(FDP:FPGA for Data-Path),其主要特点为:可编程逻辑单元结构不同于国际上已有的可编程逻辑单元结构,是一种新颖的基于查询表LUT和多路选择器MUX的混合结构;连线资源结构采用新颖的层次式布线结构,提供高度灵活的布线能力.芯片采用SM IC 0.35μm CMOS工艺,包含1024个可编程逻辑单元和128个可编程IO单元.芯片配合自主开发的软件系统FDE(FPGA Development Environment)进行测试,结果表明:FDP100K芯片的可编程逻辑单元功能正常;芯片的各种连线资源功能正常;可以准确地实现数据通路型电路和其他类型的电路的功能.
侯慧马晓骏来金梅童家榕孙劼陈利光
关键词：现场可编程逻辑器件数据通路
PLBMAP:高性能通用FPGA可编程逻辑块映射算法被引量：2
2008年
研究了一种低复杂度、高利用率、高性能的通用FPGA逻辑块映射算法。基本思想包括为降低算法复杂度而提出的将组合电路与时序电路分开映射、对逻辑单元分层；引入匹配度系数以提高逻辑单元的利用率。从而在算法的性能和速度两方面均得到了较好的突破：平均性能比现存通用映射算法提高了12.59％，平均运行时间可以降低10^2～10^3倍。
蔡丹来金梅童家榕
关键词：现场可编程门阵列子图同构匹配度
全选 清除 导出
共1页<1>
聚类工具0