国家高技术研究发展计划(2007aa010402)
- 作品数：4 被引量：5H指数：1
- 相关作者：李春昌魏建军高德远王党辉王得利更多>>
- 相关机构：西北工业大学西安电子科技大学西安微电子技术研究所更多>>
- 发文基金：国家自然科学基金国家高技术研究发展计划更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 自偏置自适应电荷泵锁相环被引量：2
- 2010年
- 针对电荷泵锁相环的带宽受限问题,提出带宽随锁相环状态动态变化的自偏置自适应电荷泵锁相环。使锁相环的最大可用带宽与参考信号的频率成线性关系,消除环路带宽受最小参考信号频率的限制,并且使其与工艺、电压和温度无关。根据环路的工作状态动态调节系统的带宽,在提高锁相环锁定速度的同时改善输出信号的噪声性能。采用0.18μm1.8V1P6MN阱标准CMOS数字工艺完成设计,版图面积为0.048mm2。仿真结果表明,当参考信号在2.8MHz到26.6MHz的范围内变化时,输出信号的相对抖动峰峰值小于1.6%,工艺、电压和温度对相对抖动的影响小于2.1%,所有情况下的功耗都小于20mW。
- 魏建军李春昌康继昌
- 关键词：自偏置自适应带宽电荷泵锁相环
- 32位嵌入式CISC微处理器设计被引量：1
- 2009年
- LongtiumC2微处理器是西北工业大学自主产权设计的嵌入式32位CISC微处理器,与Intel486DX2完全兼容,工作频率133MHz,规模约100万门,功耗小于1W。在微体系结构方面,提出硬连线和微程序相结合的控制通路设计方案,增强了处理器的灵活性和扩展能力。在流水线方面,为了实现精确中断,提出了基于微操作的指令指针跟踪方案,不但可以精确地保存中断现场,而且省去了等待指令边界的时间,实现了中断的快速响应。为了实现Longti-umC2的低功耗特性,提出了译码控制核心的低功耗设计方案,使译码器和微内核的功耗分别下降26%和19%。最后,为了快速、完备、有效地对LongtiumC2进行功能验证,提出了一种微处理器的系统级验证策略,使用虚拟系统和FPGA来同时搭建系统级验证平台,并采用Vera进行基于功能点的覆盖率验证,提高了验证工作的效率和置信度。
- 王得利高德远张骏王党辉
- 关键词：微处理器低功耗流水线CISC
- 存储器行缓冲区命中预测研究被引量：1
- 2010年
- 存储系统已经成为提高计算机系统性能的一个瓶颈。现利用DRAM存储器的访问特性来减少存储器访问操作的平均延迟。首先对存储器行缓冲区的控制策略进行研究,提出了读写分离式页模式预测器,并提出了双饱和计数器预测器和2级预测器等两种预测器方案;然后以SimpleScalar搭建的仿真平台对提出的预测方案进行了性能评估。结果显示,与缓冲区"关"策略相比,平均访问延迟减少了26%,IPC平均提高了4.3%;与缓冲区"开"策略相比,平均访问延迟减少了19.6%,IPC平均提高了2.5%。
- 王得利高德远王党辉孙华锦
- 动态饱和鉴相鉴频器被引量：1
- 2010年
- 在鉴相鉴频器的复位路径中插入可变延迟单元,利用反馈动态调节延迟时间,可消除死区并且不受环境变化的影响;采用多级鉴相鉴频器,可扩展鉴相鉴频器的工作范围,改善输入输出的非线性,提高鉴相鉴频性能。文章综合两者的优势,提出了一种动态饱和鉴相鉴频器,并把其应用在锁相环中,结果表明该电路在增加的功耗开销小于0.44%的情况下,使得锁相环的锁定时间减小了14%。
- 魏建军李春昌
- 关键词：监测器死区
