中央高校基本科研业务费专项资金(2013JBM084) 作品数:5 被引量:24 H指数:3 相关作者: 刘亚静 范瑜 更多>> 相关机构: 北京交通大学 更多>> 发文基金: 中央高校基本科研业务费专项资金 国家自然科学基金 国家教育部博士点基金 更多>> 相关领域: 电气工程 电子电信 更多>>
全数字硬件化锁相环参数分析与设计 被引量:15 2015年 基于FPGA/ASIC的全数字硬件化方案具有全定制性和并行性的优点,为了利用最小的硬件资源实现指定的系统性能,需要对系统性能指标和实现代价进行优化设计。全数字锁相环性能指标函数是优化设计的前提,然而其却无法在s域内被完备、准确地描述。本文在z域内建立包括峰值时间、调节时间及超调量的全数字硬件化锁相环性能指标函数,指出由于反馈滞后一拍特性使系统的性能产生退化,然后定量地描述全数字硬件化锁相环的性能指标退化规律。仿真和实验结果表明峰值时间的退化现象较弱,而调节时间和超调量的退化规律类似,等值线退化为开口向下的抛物线,使比例、积分系数的耦合加强。 刘亚静 范瑜关键词:锁相环 全数字化 现场可编程逻辑阵列 全数字硬件化正交锁相环建模与分析 被引量:8 2015年 针对FPGA/ASIC的全定制特性带来的字长优化问题,提出一种基于FPGA/ASIC的全数字硬件化正交锁相环字长建模方法。首先,利用稳定性判据和卷积分别建立系数和内部变量的整数字长模型;然后,依据系统灵敏度及L2范数理论分别对系数和内部变量的小数字长建模,从而只需设定系数准确度指标ε和变量准确度指标ζ,即可设计出满足要求的全数字硬件化正交锁相环,保证在消耗最少资源的前提下,有效避免溢出错误和抑制有限字长效应;最后通过实验,验证了所提模型的可靠性。 刘亚静 范瑜关键词:有限字长效应 离散周期对伺服系统用全数字硬件化锁相环的影响机理 被引量:4 2014年 基于FPGA/ASIC的全数字硬件化方案具有纯硬件性、高度并行性及全定制性等优点,是一种高速高性能的基于锁相环的磁编码器轴角转换单元设计方案。然而它却面临内部参数域确定及字长选取等问题,而上述问题与离散周期存在着紧密的联系。本文首先利用Delta算子对连续域的锁相环进行离散化,依据Delta域稳定性条件分析离散周期对锁相环的稳定性的影响机理,从而确定系数整数字长。然后通过建立误差源及误差传播路径L2范数模型,研究离散周期对改进结构锁相环的变量小数字长的影响规律,从而得到系统内部变量的小数字长设计的理论依据,最后的实验结果验证了分析的正确性。 刘亚静 范瑜关键词:锁相环 全数字化 伺服系统 现场可编程逻辑阵列 全数字硬件化对磁编码器角度解算的影响机理 2013年 针对基于FPGA/ASIC的全数字硬件化实现时存在内部参数界确定以及字长选取等问题,通过分析离散周期对全数字硬件化实现的影响机理,得到离散周期对全数字硬件化系统的稳定性以及动态性能指标的影响规律。建立角度解算单元的连续域模型,并对稳定性进行分析;利用delta算子进行离散化,对比分析了有无反馈滞后一拍的离散角度解算单元的稳定性,得到包含离散周期信息的系数取值范围;以衰减度为满意控制指标,求得了满足性能指标的最大离散周期。分析结果表明,全数字硬件化实现全闭环数字算法时所存在的反馈滞后一拍会使K p T<2,从而使实际系统的稳定性降低。通过求取最大离散周期,能够平衡系统性能与数字实现代价之间的矛盾关系,为控制器参数设计提供理论依据。实验结果验证了理论分析的正确性。 刘亚静 范瑜关键词:全数字化 现场可编程逻辑阵列 磁编码器 四轴电机伺服控制ASIC芯片 被引量:3 2014年 针对采用串行架构、纯软件方式的DSP/MCU方案在多轴、高实时性、高性能场合所存在的不足,设计了一款全数字硬件化实现的四轴电机伺服控制ASIC芯片。充分结合ASIC所具有的全定制、并行、固化参数无法更改等特性,首先确定芯片的架构,将高实时性且相对固定的电机控制算法采用纯硬件方式实现,而灵活性要求较高的功能用嵌入式处理器实现;然后对四轴运动控制引擎的相关模块进行了高柔性化设计,重点介绍了四轴运动控制引擎的高柔性控制器、高柔性反馈检测单元、信号处理单元以及时序控制单元等,从而使芯片的灵活性和面积之间达到平衡。实验结果验证了芯片的正确性。 刘亚静 范瑜 李铁才关键词:伺服控制 片上系统