2024年11月16日
星期六
|
欢迎来到营口市图书馆•公共文化服务平台
登录
|
注册
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
西安应用材料创新基金(XA-AM-200509)
作品数:
2
被引量:10
H指数:1
相关作者:
张盛兵
史莉雯
樊晓桠
谭永亮
潘永峰
更多>>
相关机构:
西北工业大学
更多>>
发文基金:
西安应用材料创新基金
国家自然科学基金
更多>>
相关领域:
自动化与计算机技术
更多>>
相关作品
相关人物
相关机构
相关资助
相关领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
2篇
中文期刊文章
领域
2篇
自动化与计算...
主题
1篇
线程
1篇
线程级并行
1篇
互连
1篇
VERILO...
1篇
FPGA验证
1篇
IP
机构
2篇
西北工业大学
作者
2篇
张盛兵
1篇
王亮
1篇
樊晓桠
1篇
史莉雯
1篇
潘永峰
1篇
谭永亮
传媒
1篇
电子测量技术
1篇
计算机应用研...
年份
1篇
2008
1篇
2007
共
2
条 记 录,以下是 1-2
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
单片多处理器的研究
被引量:10
2007年
单片多处理器结构支持较高线程级的并行,能显著提高性能。介绍了单片多处理器的结构,对一些结构模型和实际的商用处理器进行举例,并对关键技术进行了研究分析。
史莉雯
樊晓桠
张盛兵
关键词:
线程级并行
8254的Verilog实现和FPGA验证
2008年
用verilog硬件描述语言实现了定时/计数器8254的RTL模型,该模型与标准8254功能时序完全相同,可作为一个IP核嵌入SOC系统。在此基础上,提出了一种FPGA单模块验证方法——ROM施加激励法,并在Altera Stratix EP1S80上予以实现,对上述8254IP核进行了全面的功能和时序验证。
王亮
张盛兵
谭永亮
潘永峰
关键词:
IP
VERILOG
FPGA验证
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张