国家自然科学基金(60176018) 作品数:28 被引量:105 H指数:7 相关作者: 杨军 李锐 凌明 李杰 吴光林 更多>> 相关机构: 东南大学 更多>> 发文基金: 国家自然科学基金 国家高技术研究发展计划 江苏省高技术研究计划项目 更多>> 相关领域: 电子电信 自动化与计算机技术 更多>>
SoC中低峰值功耗的BIST调度算法 被引量:2 2004年 本文提出了一种系统芯片(SoC)中用于降低内建自测试(Built-in Self-test, BIST)峰值功耗的调度算法。首先本文提出了基于扫描BIST的精简功耗模型,在此模型的基础上,提出了通过调整扫描周期和扫描起动时间的办法来避免过高的SoC测试峰值功耗。实验结果表明,该算法可以有效地避免BIST并行执行可能带来的过高峰值功耗。 杨军 李杰 李锐 时龙兴关键词:内建自测试 低功耗 系统芯片 一种基于AMBA总线协议的功能测试方法 被引量:3 2004年 针对于目前系统芯片测试中加载测试矢量时间过长和测试面积开销较大的问题,阐述了一种基于系统复用总线传输的测试访问机制,同时详细描述了其硬件电路的实现和应用测试语言编写功能测试矢量进行测试实验的具体流程。通过实验数据比较显示,该测试架构有助于大量减小测试矢量加载时间和测试面积开销。 桑伟伟 杨军 李锐关键词:SOC芯片 系统总线 基于测试操作划分的低峰值功耗扫描测试 被引量:1 2004年 提出了对同一时钟域中寄存器的测试操作进行划分的方法来降低测试峰值功耗,并且这种划分不需要重新生成测试向量,支持划分前生成测试向量的复用.实验表明,在稍微增加测试时间的条件下,所提出的测试方法能同时降低电路的峰值功耗、平均功耗和能耗. 李锐 杨军 吴光林 凌明 时龙兴关键词:可测性设计 系统芯片 集成电路 扫描测试 一种低失调CMOS比较器设计 被引量:8 2007年 本文在研究各种比较器失调消除技术基础上,提出了一种用于ADC电路的高速高精度比较器失调消除技术。该比较器由主动复位和共模箝位的预放大器和输出锁存器构成,通过负反馈自适应调整比较器输入失调电压,降低了开关电容沟道电荷注入和时钟馈通对比较器精度的影响。仿真结果表明,在Chartered 0.35μm COMS工艺下,电源电压3.3V,调整后的比较器失调误差为34μV,比较速率100MHz。 李杰 吴光林 吴建辉 戚韬关键词:A/D转换器 比较器 放大器 基于Multi-Capture结构的扫描链优化算法 2004年 提出了一种基于多扫描链Multi-capture结构的扫描链优化算法,通过构造具有最小相关度的多扫描链结构并利用Multi-capture内部响应复用为激励以侦测故障的原理,达到极大压缩测试向量长度的目的。实验结果表明该优化算法平均优化率可以达到30%左右。 桑伟伟 杨军 凌明关键词:多扫描链 基于排队模型的总线缓冲估计 2006年 根据嵌入式微处理器结构特征,提出了一种基于具有优先级排队模型的总线接口缓冲估计方法.通过对系统的抽象,建立了总线缓冲的排队模型,然后给出详细的估计步骤.最后对结果进行了理论分析,并针对实例应用该方法进行了缓冲容量估计,估计结果同高层仿真结果进行了比较,证明了该方法的有效性. 吴旭凡 杨军关键词:嵌入式微处理器 片上总线 嵌入式处理器中SDRAM控制器的指令FIFO设计及优化 被引量:3 2005年 本文提出了SDRAM预取FIFO的设计,充分利用SDRAM的流水特性,提高无Cache嵌入式处理器性能。通过软件指令静态分析和软件模拟两种分析方法,评估预取逻辑的深度,得到最优化的设计。基于Drystone基准程序的测试表明,本文提出的指令FIFO可以将处理器的性能提高约50%。 王镇 潘江涛 杨军关键词:嵌入式处理器 SDRAM控制器 SoC芯片中基于统计分析的浮点到定点转换方法 被引量:4 2007年 在通信、语音、图像处理等数字信号处理应用系统中一般使用浮点算法。为降低硬件成本、功耗,在定点硬件架构上实现浮点算法成为一种有效的解决方案。在定点SoC(System on Chip)芯片中,为达到性能、成本、功耗的平衡,常采用定点近似算法和硬件加速方案对浮点数字信号处理算法进行转换和优化。因此,需要在制造费用、功耗、性能等诸多限制下,将浮点算法转换成定点数近似算法。本文提出了一种基于定点SoC芯片的浮点到定点转换方法。首先,本文引入硬件加速模块参数和转换参数完成浮点算法到定点算法的转换,然后使用本文提出的通过信噪比对定点数近似算法进行评估的方法,在满足一定信噪比限制条件下,计算出最佳硬件加速模块参数和转换参数,从而得到基于硬件加速的最优定点算法。同时,在此方法基础上进一步研究了单核SoC芯片内置硬件加速模块的原型开发策略。 周凡 杨军 尹爱昌关键词:SOC 信噪比 一种实现数模混合电路中ADC测试的BIST结构 被引量:8 2004年 针对模/数转换器(ADC)数模混合电路的测试问题,提出了一种内建自测试(BIST)的测试结构,分析并给出了如何利用该结构计算ADC的静态参数和信噪比参数。利用该方法,既可以利用柱状图快速测试ADC的静态参数,又可利用FFT技术实现对ADC频域参数的分析,使得测试电路简单、紧凑和有效。 李杰 杨军 李锐 吴光林关键词:ADC BIST 数模混合电路 内建自测试 柱状图 一种用于ADC电路的高速高精度比较器设计 被引量:9 2005年 在分析各种比较器设计失调消除技术基础上,提出了一种用于ADC电路的高速高精度比较器设计技术和失调消除技术.该比较器由主动复位和被动箝位的预放大器和输出锁存器构成,具有失调自动校准功能.仿真结果表明,在Chartered 0.35μm COMS工艺下,电源电压3.3 V,调整后的比较器失调误差为56.8μV,比较器的精度0.1mV,比较速率100 MHz. 吴光林 吴建辉 杨军 饶进 罗春关键词:A/D转换器 比较器 放大器