-
殷晔
-
-
- 所属机构:北京航天测控技术有限公司
- 所在地区:北京市
- 研究方向:自动化与计算机技术
- 发文基金:中国人民解放军总装备部预研基金
相关作者
- 安佰岳
- 作品数：86被引量：28H指数：4
- 供职机构：北京航天测控技术有限公司
- 研究主题：PXI 边界扫描测试 背板 路由 测试向量
- 王石记
- 作品数：110被引量：110H指数：5
- 供职机构：北京航天测控技术有限公司
- 研究主题：边界扫描测试 PXI 信号 嵌入式测试 测试向量
- 周庆飞
- 作品数：47被引量：30H指数：3
- 供职机构：北京航天测控技术有限公司
- 研究主题：PXI 仪器平台 差分 控制终端 路由
- 尉晓惠
- 作品数：23被引量：12H指数：2
- 供职机构：北京航天测控技术有限公司
- 研究主题：控制终端 路由 校准系统 总线 复杂度
- 常路
- 作品数：9被引量：18H指数：2
- 供职机构：北京航天测控技术有限公司
- 研究主题：电子信息技术 输入信号 FPGA 基于FPGA DMA控制器
- 一种校准系统及方法
- 本申请涉及一种校准系统及方法，该系统包括：仪表组、内部校准装置、控制终端和至少一个数字测试模块；控制终端向内部校准装置下发内部校准控制指令，在内部校准控制指令的控制下，使内部校准装置与仪表组形成第一闭合回路，通过第一闭合...
- 李嘉瑞殷晔安佰岳尉晓惠杨硕毕硕周庆飞
- 文献传递
- 基于FPGA的PCIe总线DMA控制器的设计与验证被引量：9
- 2014年
- PCIe总线是为了解决高速率高带宽提出的新一代总线,随着处理器技术的发展,在互连领域中,PCIe总线的使用越来越多;为了实现上位机与FPGA之间的高速数据交换,基于FPGA设计了能够高速传输数据的DMA控制器,本设计的验证是基于北京航天测控公司开发的6槽机箱、嵌入式控制器(基于PCIe总线)、以及数字I/O模块;设计实现了嵌入式控制器与数字I/O模块之间的数据传输,并且通过了验证,证明了DMA控制器功能的正确性;加入DMA控制器后,写数据传输速率达到610MB/s,提高到了原来的7倍;读数据传输速率达到492MB/s,提高到原来的11倍,满足系统的设计要求;该控制器在大带宽的数据传输中有广泛的应用。
- 李丽斯崔志华殷晔王石记常路
- 关键词：FPGADMA控制器数据传输
- PXIe嵌入式系统控制器的电源管理装置
- 本发明公开了一种PXIe嵌入式系统控制器的电源管理装置，(1)机箱背板输出的PWRBTN_C#信号上拉至常3.3V电源(+3.3Vaux)后连接到嵌入式系统控制器核心处理模块的PWRBTN#信号端，其中+3.3Vaux是...
- 付旺超王石记殷晔周志波徐鹏程杜影郭新楠安佰岳
- 文献传递
- 一种基于嵌入式测试的PXIe背板
- 本实用新型提供了一种基于嵌入式测试的PXIe背板，该背板上用于测试的部分包括电压监控电路、电流检测电路、边界扫描测试电路和自检测控制器；电压监控电路、电流检测电路、边界扫描测试电路均与采用FPGA的自检测控制器相连；自检...
- 周志波安佰岳王石记殷晔李洋杜影
- 文献传递
- 一种用于遥测遥控通信系统的通信链路
- 本发明提出一种用于遥测遥控通信系统的通信链路，其通过采用上行链路广播、下行链路时分多址方式解决单地面站同时对多个飞行器“一站多机”测控问题；其下行链路采用多级增益可调的混合扩频BPSK调制、上行链路采用固定增益的编码扩频...
- 肇启明王石记安佰岳殷晔
- 列控通信控制方法、装置和系统
- 本申请提供了一种列控通信控制方法、装置和系统，其中，方法包括：获取目标智能体的第一网络参数和目标智能体的当前区域和多个邻近区域的网络端的第二网络参数，第一网络参数和第二网络参数用于表征网络通信质量的参数；当第一网络参数达...
- 李嘉瑞安佰岳殷晔周庆飞杨硕尉晓惠张朝元徐鹏程
- 文献传递
- 一种1553B总线电气故障注入装置
- 本发明公开了一种1553B总线电气故障注入装置。其中，该装置包括固件和硬件；固件包括实时波形发生器、波形占空比调节器；硬件包括数模转换器DAC输出及信号放大电路、变压器隔离；其中，实时波形发生器，用于通过DAC输出及信号...
- 肇启明周志波安佰岳王石记殷晔周庆飞
- 文献传递
- 一种PCIe重试缓冲区及其实现方法
- 本发明公开了一种PCIe重试缓冲区及其实现方法，所述方法包括：开辟两个独立的存储区作为数据缓冲区和索引缓冲区；数据缓冲区用于存储PCIe事务层提交给PCIe数据链路层的报文；索引缓冲区划分为多个长度相同的区域，每个区域作...
- 王石记付旺超吴晓晔殷晔安佰岳周志波
- 文献传递
- 基于SDRAM大容量缓存FIFO控制器的设计与实现被引量：4
- 2015年
- 数据通过采集模块后需要进行缓存,然后再通过DMA写入上位机,SDRAM存储容量大,符合大批量数据的存储,FIFO可以在不同的速率下读写数据,根据两者的优势,本设计是基于SDRAM控制器实现的大容量缓存FIFO;系统中FPGA采用Altera公司的CycloneII:EP2C35F484I8,使用verilog语言实现,通过Quartus11.0编译、综合、布线后,时钟能够达到100 MHz;设计通过了仿真与验证,在仿真验证下,此大容量FIFO存储速率达到43.6 MByte/s;设计已经成功用于实际环境中,输入输出时钟完全不确定的情况下,SDRAM的最低利用率是43%,在时钟相差小的情况下,利用率可以达到100%,符合系统设计需要。
- 李丽斯杨立杰殷晔安佰岳刘康丽
- 关键词：SDRAM控制器缓存
- PXI Express总线模块通用规范
- 本标准规定了PXI Express总线模块的技术要求.测试方法和检验规则、标志、标识.包装、运输、贮存和随机文件等。本标准适用于PXI Express总线系统控制器、仪器模块产品(以下简称模块)生产,检验和验收。
- 安佰岳尉晓惠于功敬周建军王石记丁志秀赵砚博刘康丽刘俊涛殷晔
