公共文化服务平台

搜索到321篇“ VLSI结构“的相关文章

多位平面循环的优化截取内嵌码块编码VLSI结构: 2024年; 目的EBCOT(embedded block coding with optimized truncation)优化截取内嵌码块编码的结果对JPEG2000的压缩质量产生直接影响,且EBCOT编码在整个JPEG2000压缩过程中占据较长时间。此外,由于该算法的复杂性较高,在硬件实现时需要考虑其对硬件资源的使用率。对此,提出了一种高效的EBCOT编码VLSI(very large scale integration circuit)结构。方法首先,EBCOT编码分为两部分:Tier1编码与Tier2编码。针对影响编码速度的Tier1编码部分,设计了一种全新的编码窗口结构,即多位平面循环编码(multi-bitplanes cyclic encoding,MBCE),其通过预测的方式对连续的位平面进行编码;针对Tier2编码部分中的通道失真误差计算,设计了与Tier1编码并行的流水线计算结构。结果采用Verilog语言对该VLSI结构进行描述,将FPGA(field programmable gate array)作为实验验证平台,从多个角度与现有的EBCOT优化VLSI结构进行比较。从编码效率上来看,MBCE结构在实现全通道并行的基础上,编码效率有明显的提升、所占用的硬件资源较少、工作频率较高。在同一压缩条件下,使用MBCE结构与以JPEG2000为标准的图像压缩软件对同一幅512×512像素的8位灰度图像进行压缩对比,峰值信噪比(peak signal-to-noise ratio,PSNR)的误差不超过0.05 dB,在xc4vlx25型号FPGA上其工作频率可以达到193.1 MHz,每秒能够处理370帧图像。结论本文提出的全通道MBCE的EBCOT编码VLSI结构,具有资源占用率低、编码周期短、压缩质量好的特点。; 章楚邯肖永生杨培靖黄丽贞廖峰; 关键词：VLSI结构

一种基于SSIM算法的图像相似度检测硬件加速器VLSI结构: 本发明提供了一种基于SSIM算法的图像相似度检测硬件加速器VLSI结构，包括输入模块、乘法单元模块、加法器阵列、累加移位器模块、算数运算模块和累加计算器。输入模块用高斯模板对待比较图像进行扫描，将图像像素亮度值存储在当前...; 赵晨王榕张世周

基于全通道、多位平面循环的并行EBCOT编码VLSI结构: 本发明公开了一种基于全通道、多位平面循环的并行EBCOT编码VLSI结构。该结构可运用于JPEG2000编码器的硬件实现。首先，EBCOT编码分为两部分即：Tier1编码与Tier2编码。针对影响编码速度的Tier1编码...; 肖永生章楚邯王辉陈帆顾约翰黄丽贞廖峰贺丰收周建江

AVS2快速帧内模式决策VLSI结构设计与实现被引量：1: 2022年; AVS2是由中国数字音视频编解码技术标准工作组独立提出的一种视频编码标准。帧内编码是AVS2的关键技术之一。在帧内编码中,AVS2采取了33种帧内预测模式,使得编码性能显著提高,但是计算复杂度急剧增加。通常,针对CPU平台的软件编码器的快速算法研究一般直接考虑算法本身的复杂度,但针对硬件编码器产品的快速算法研究同时还需要考虑到数据依赖性等问题。有效的帧内模式决策算法一直在被不断的研究和优化中,目前国际上针对国际标准如H.265/HEVC等编码器产品的帧内快速算法研究已经比较成熟,而针对我国自主视频编码标准AVS2产品的有效帧内快速算法很少,特别是针对AVS2的硬件编码器帧内模式决策快速算法几乎没有,这显然不利于AVS2编码器的应用和推广,可见对AVS2帧内快速模式决策算法的研究非常必要。基于算法;的提出,本文提出了面向VLSI的帧内预测模块的微结构设计。为了满足300MHz时钟频率下对1920×1080@60fps的吞吐率要求,本文采用了两套并行电路进行设计。一套单独完成256个4×4尺寸PU的预测(LCU级),另一套串行完成其他尺寸精简后的预测电路。通过Vivado HLS综合报告分析,仅使用Xilinx FPGA XC7K325T 900开发板28%的LUT、3%的FF及1%的BPRAM便达到了设计要求。; 谢豪许东芳陈杰廖成晋崔敖; 关键词：帧内预测 VLSI

一种分组并行的范式霍夫曼编码VLSI结构: 2020年; 设计了一种基于状态机的分组并行加速排序的范式霍夫曼编码VLSI结构。取代了传统的串行排序方法,以分组并行排序的方式来加速频数和码长的计算过程,最终通过减少计算的时钟周期数来达到加速编码的目的。基于SMIC 0.18μm标准工艺,使用Synopsys Design Compiler对该结构进行逻辑综合。实验结果表明,相比于文献[1]的排序结构,编码256个字符时,该结构的编码速度提升约165%;压缩不同质量的100张图片时,最坏情况下平均压缩率提升了2.78%,最好情况下平均压缩率提升了12.24%。; 叶帅邸志雄吴伟吴伟冯全源冯全源虞旭林; 关键词：VLSI结构图像压缩

JPEG-Lepton压缩技术关键模块VLSI结构设计研究: 随着对图像质量要求的不断提高，图片占用空间越来越大，JPEG压缩算法已经无法满足存储空间的要求，尽管已经有BPG等各种高压缩率算法提出，但是现有互联网应用中依然有大量的JPEG图像存量，优化JPEG压缩技术依然有着非常重...; 叶帅; 关键词：JPEG图像 VLSI结构设计

一种基于JPEG2000的串并复用流水线型VLSI结构: 本发明公开一种基于JPEG2000的串并复用流水线型VLSI结构，包括预处理模块、离散小波变换模块、第一级N路选择器、N路位平面编码模块、N路算术编码器模块、第二级N路选择器和码流组织模块。预处理模块的输出端与离散小波变...; 梁煜黄绪张为

一种基于SSIM算法的图像相似度检测硬件加速器VLSI结构: 本发明提供了一种基于SSIM算法的图像相似度检测硬件加速器VLSI结构，包括输入模块、乘法单元模块、加法器阵列、累加移位器模块、算数运算模块和累加计算器。输入模块用高斯模板对待比较图像进行扫描，将图像像素亮度值存储在当前...; 赵晨王榕张世周; 文献传递

一种应用于JPEG2000的图像预处理VLSI结构: 本发明公开一种应用于JPEG2000的图像预处理VLSI结构，包括图像分块模块、图像分块缓存模块、图像分层模块、电平平移归一化模块、颜色变换模块、数据存储模块和通信模块，所述图像分块模块与所述图像分块缓存模块连接，所述图...; 梁煜黄绪张为; 文献传递

一种高性能多重峰值检测VLSI结构被引量：1: 2018年; 现有的大部分峰值检测VLSI都是基于基-2的树结构,性能较低,还会消耗大量的芯片资源。针对此不足,提出一种高性能多重峰值检测VLSI。该峰值检测VLSI可在大量数据中找到N个峰值,并输出峰值的坐标。采用了控制电路同构化和数据通道"Push-Pull"机制,达到简化控制电路、压缩数据通路逻辑延迟的目的。基于TSMC 90nm CMOS工艺,对电路进行了性能评估。结果表明,在不同极值个数下,该VLSI最高频率可达1GHz,最大面积仅为42 205μm^2。; 孙华杰邸志雄陈迪贝向乾尹向乾尹冯全源; 关键词：VLSI 排序

加载更多 ∨

相关作者

用户反馈

相关作者

用户登录

用户反馈